【图】抑制振动滞后电路其它电路图电路图维库电子市场网

抑制振动滞后电路

出处：jin7727时间：2011-07-11

当比较器输出状态从低变到高，输出脉冲上沿通过C1/R1链区分，Q1打开。在H状态周期时间内，模块比较器M通过选通输入和维持输出，由时间常数R限定，C1后的Ct通过流经R1的电流充电，Q1关闭，比较器释放。

免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。