七位并行串行码转换电路原理

出处:weijq时间:2011-08-28

  如图所示,IC(555)和R:、RPl、C1组成无租态多谐振荡器,产生f=1.44/(R1十RPl)Cl的脉冲,作为时钟加至IC2和IC3-2的CL端。IC3是双D触发器74LS74,加进的启动脉冲使IC3-1的Q变为低电平,使IC2移位寄存器的LD也为低电平,将并行码D.~D6寄存在其内的寄存器Q.~Q6.随着IC1的移人时钟,将寄存的码依次移人Q7,并移出IC3-2的输出端Q。

七位并行串行码转换电路



  
上一篇:由555构成的轻触开关电路
下一篇:555多功能红外遥控器

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关电路图