图A所示是用CMOS电路J-K触发器组成的除2加法计数线路,表A是其真值表。
图B所示是除3加法计数线路,表B是其真值表。
图A 图B
表A(上)表B(下)
图C所示是除4加法计数线路,表C是其真值表。
图D所示是除5加法计数线路,表D是其真值表。图中RS端均接低电压。
图C 图D
表C(上) 表D(下)
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。
4000系列数字电路,40181,4位算术逻辑单元
日期:2008-10-28
数字抢答电路
日期:2011-03-11
用门电路组成的文字显示型逻辑笔之二(CD4011)电路图
日期:2010-04-04
电路引脚及主要特性MAX312/313/314 四SPST模拟开关
日期:2008-11-24
74系列数字电路74172.多口寄存器阵(三态)
日期:2008-10-18