十进制余三码减法计数器电路图

出处:赤铸时间:2009-11-11

  连线:电源VCC、地GND;使能端有效、M=1作减法计数;连接输出端控制预置数控制端(LD)电路如图1所示。

十进制余三码减法计数器电路图

  十进制余三码减法计数器(异步预置数)

  由此可见,基本方法中,无论加法还是减法计数器的实现方法都一样。只要注意:在设计中正确画出状态转换图;在电路接线中区分M=0(加法)、M=1(减法)。

  



  
上一篇:12进制计数器电路图
下一篇:6进制计数器(采用T4290用置位法实现)

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关电路图