PGA102构成的数据增益高速串级放大器电路图

出处:zcs_1时间:2009-04-25

  如图所示为数据增益高速串级放大电路。该电路由快速数控仪用放大器INA110和增益可编程集成运放PGA102组合而成。当INAll0的引脚3与引脚13相连时,该级的电压放大倍数为Av=10。该电路增益的控制由第二级PGA102集成运放完成。

PGA102构成的数据增益高速串级放大器电路图

  
  增益值与控制端电平的关系:

增益值与控制端电平的关系表

  PGA102集成芯片的主要参数:

PGA102集成芯片的主要参数表



  
上一篇:用于浮点变换的增益可变成缓冲放大器(OPA676)电路图
下一篇:INA110构成的高速可编程增益放大器电路图

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关电路图