在电子设计领域，电磁干扰（EMI）合规性测试是至关重要的环节。本文作为系列文章的第 4 部分，将聚焦于电源布线与叠层规划，为大家提供一套系统的流程，以确保设计能够通过 EMI 合规性测试。
在前面的系列文章第 3 部分中，我们围绕原理图审查、元件布局以及接地架构展开了深入讨论。而在完成这些基础决策之后，接下来就需要着手处理布线工作，并且首要任务是对电源系统进行布线。这是因为电源系统不仅是 PCB 面积的主要消耗者之一，还直接影响着 PCB 层数和叠层结构的选择。
本部分提出的系统化流程，旨在确定 2 层到 8 层设计的正确层数以及叠层配置，从而保证每个信号都拥有专用的、场约束的传输路径。在布局初期就遵循这一流程，能够有效避免设计中途返工带来的高额成本。
首先来探讨系统布线。部分设计人员会选择将电源和接地的处理工作留到 PCB 布局流程的阶段。然而，建议在元件布局完成后立刻开展此项工作。因为在设计过程中，PCB 的层数和叠层结构会受到设计复杂度以及可用 PCB 尺寸的影响。例如，大电流走线需要加宽，高压网络需要增加间距，安全间距也会改变 PCB 面积需求，这些都会比低压 / 小电流模拟及数字信号占用更多的 PCB 空间。电源 / 接地系统同样占据大量空间，所以越早确定正确的层数和叠层结构越好。完成元件布局及接地 / 电源系统设计后，便可开始信号布局，此时应优先处理关键走线，确保重要网络正确布设。对于每条走线，都要考虑地平面中的高低速回流路径、去耦以及电源获取等因素。
接着是系统布局。大多数信号走线采用 50Ω 阻抗是有充分理由的。走线的无损阻抗为 (L/C)，其中 L 是单位长度电感，C 是单位长度对地平面电容。50Ω 走线较窄，有利于节省空间，并且与地平面之间的环路面积较小。从带宽角度看，50Ω 也是理想的阻抗值。当阻抗低于 50Ω 时，电感会成为主要误差源；而阻抗远高于 50Ω 时，易受容性短路影响，且在标准 PCB 尺寸下难以实现。需要注意的是，上述论点与电力传输无关，能量流动与传输线阻抗无关。低阻抗线路电感较低，能够快速传输功率，并且支持负载的快速变化，同时也是解决干扰问题的有效方案。因为电源系统是所有电路的公共连接，为防止信号相互干扰，电源线阻抗必须极低。在数字设计中，传输线硬连接至电源时，需采用低阻抗、宽带宽电源以防止 EMI 和信号干扰；对于模拟设计，采用低阻抗、高频电源也是明智之选，并且可通过去耦电容在系统模拟带宽内进行去耦。若预算允许，建议采用带状线设计，对于电源和地的各分支，应按照大电流、变化电流、小电流的顺序进行布线。在大致了解所需 PCB 面积、电源系统构建方式及一般布线顺序后，继续完成 PCB 其余部分的布局，但要遵循相同的规则，同时注意不损害场约束或 EMI / 电磁兼容性 (EMC) 实践。
是确定层数和叠层结构。元件布局和布线应按功能模块进行，对层数要求严格的模块将决定整块 PCB 的层数，且实际叠层结构在不同模块间无需保持一致。具体步骤如下：首先按模块划分原理图 / PCB 电路，根据电路限制层数的可能性对电路进行排列，考虑传输线类型以及其对干扰的敏感程度或发出电磁辐射的可能性；然后按层数需求估算对电路组排序；接着确定组的叠层结构，这将决定 PCB 的层数；再依次确定其余电路组的叠层结构；按相同顺序放置各电路组元件。一般从 4 层板开始布局，4 层板有两种常见的叠层选项，一种是外面两层用于信号，里面两层用于地，这种方法可减少过孔数量，对开关电源布局有优势；另一种是外面两层用于地，里面两层用于信号，有助于减少电磁辐射和干扰，但元件引脚需过孔。当层数超过六层时，叠层选项增多。对于 2 层板，顶层可布设电源，底层布设地，通过铜填充化电源对地电容，但对于多电源轨的 PCB 较为困难。4 层板可实现场约束，每个信号层都有专用地平面。需要注意的是，上述叠层结构假设采用完整地 / 电源平面，对于包含模拟电路的设计，尤其是超敏感测量或高精度要求的设计，需考虑更多因素，这将在本系列第 5 部分中详细讨论。
综上所述，电源系统布线和叠层选择不应推迟到布局阶段。在元件布局完成后及时处理电源系统，并按模块系统性地确定层数和叠层结构，从要求的电路组开始，4 层板通常是合适的起点，本文提供的叠层选项适用于大多数设计。对于含精密模拟电路、多接地系统或面临显著散热挑战的设计，后续文章将进一步探讨额外的布局注意事项。
图 1：PCB 叠层选项，其中 S = 信号，P = 电源，G = 地
图 2：描述电源布线与信号传输的示意图（假设图片示意内容，可根据实际情况修改）
