在半导体材料和器件制造过程的分析中，电容 - 电压（C - V）测量是一种极为重要的手段，尤其在表征金属 - 氧化物 - 半导体（MOS）方面发挥着关键作用。从 C - V 数据中，我们能够提取出众多 MOS 器件特性，像氧化物中的移动电荷、氧化物电容、界面陷阱、掺杂分布、平带电压、掺杂浓度、少数载流子寿命以及输入 / 输出电容等。
现有的准静态 C - V 解决方案，通常是借助源测量单元（SMU）来施加电压并测量电流。这些技术在传统的硅 MOS 器件上或许可行，但对于碳化硅（SiC）MOS 器件，由于其较高的电容，使得这些基于电流表的技术在应用时面临困难，较高的电容容易导致测量结果不稳定。
为有效避免准静态方法中测量电流和步进电压所带来的系列问题，吉时利 4200A - SCS 参数分析仪采用了施加电流测准静态 C - V（Force - I QSCV）技术。该技术的原理是施加电流，通过测量电压和时间，并进一步推导出电容。
Force - I QSCV 技术在 SiC 功率 MOS 器件的应用中展现出诸多显著优点：
仪器需求简化：仅需要一个带前置放大器的 SMU，而其他方法通常需要两个。
测量速度更快：施加电流的方式比施加电压的方法速度更快。
稳态条件优越：向被测器件（DUT）施加恒定直流电流，能够实现稳态条件，这与可能导致测量设备动态变化的电压步进方式截然不同。
测量稳定性高：测量电压的方式，避免了使用低输出阻抗模式的仪器推导电容时的不稳定性问题。
适用范围更广：该技术适用于大于 20 pF 的较大电容。
从 Clarius V1.14 软件版本开始，执行 Force - I QSCV 技术的测试已被纳入吉时利 4200A - SCS 附带的 Clarius 软件测试库中。这些测试是 4200A - SCS Clarius 软件套件提供的众多测试库中的一部分。运行 Clarius 中的 Force - I QSCV 测试，仅需一个带前置放大器的 SMU。
进行 SiC 功率 MOSFET 测试时，将 SMU 的 Force HI 端连接器件栅极，Force LO 端连接短接在一起的漏极和源极。完整测试包含三个步骤：
器件预充电：SMU 施加恒定正电流，将器件从初始电压充电到用户设置的电压 VMax。此步骤主要用于器件预充电，采集的数据不用于电容计算。
反向 C - V 曲线推导：当电压达到 VMax 后，电流极性变为负电流。SMU 持续测量电压，直到器件电压下降到 VMin，并由这一过程推导出反向 C - V 曲线 Cr。
正向 C - V 曲线获取：电流再次变为正电流，器件电压从 VMin 上升至 VMax，由此得到正向 C - V 曲线 Cf。
通过施加正负恒定电流，能够在测试流程中同时获得器件的正向和反向准静态 C - V 数据。正反向曲线之间出现的电压偏移、迟滞或局部峰值，还可以进一步反映器件内部电荷变化。
在 Clarius 中建立 Force - I QSCV 测试也十分便捷。从 Clarius V1.14 开始，Force - I QSCV 测试已包含在 4200A - SCS 附带的软件测试库中。用户可以在 Clarius 测试库中搜索 “force - I QSCV” 或 “qscv”，并根据测试对象选择：“sic - mosfet - force - i - qscv” 用于 SiC MOSFET；“sic - moscap - force - i - qscv” 用于 SiC MOS 电容。用户还可以通过 UTM 自定义测试，并调用 QSCVulib 用户库中的 force_current_CV 模块，建立适用于其他器件的测试项目。在配置界面中，主要需要设置 SMU、施加电流、限压、和测试电压、测试时间、PLC 积分时间等参数。同时，还可以根据测试需求启用漏电校准、电容偏移和开路补偿。
在测试过程中，施加电流并非越大越好。对于 SiC MOSFET，测试电流通常位于数百皮安至纳安范围。若测试电流过低，器件充放电速度较慢，整个测量过程可能持续很长时间；若测试电流过高，则可能仅采集少量数据点便达到限压，使测试提前终止。建议将测试电流初步设置为待测电容数值的大约三分之一。例如，若预计电容约为 2.4nF，则可以从约 800pA 的施加电流开始测试，再根据结果进行调整。
PLC 参数用于调整测量积分时间，可以设置在 0.01 至 10 之间，通常建议使用 1 至 6。增加 PLC 可以降低噪声，但也会延长测试时间，并改变相邻测量点之间的电压步长。为了获得较好的曲线分辨率，电压步长建议保持在 50 至 100 mV 之间。由于 Force - I QSCV 需要测量很小的电荷，对器件和测试连接进行静电屏蔽也非常重要。该方法的可测电容约为 10 至 20 pF，但更适合电容处于 nF 范围的 SiC 器件。
在实际测试中，漏电与测试夹具电容会对测试结果产生影响。在理想情况下，SMU 施加的电流主要用于器件电容充放电。但实际 SiC 器件可能存在一定漏电流。如果漏电流在总施加电流中的占比过高，直接计算得到的电容便会产生误差。Clarius 提供漏电校准功能。启用后，软件首先利用恒定电流生成正向和反向 C - V 曲线，然后在对应电压点测量漏电流，根据测得的漏电流校正电容结果。需要注意的是，用于器件充放电的位移电流必须高于漏电流，否则无法可靠完成校准。若校准后的曲线仍然存在较明显噪声，可以适当提高施加电流后重新测试。经过校准后，正向和反向曲线的整体关系更加清晰，能够降低漏电对结果的影响。
除了器件漏电，电缆、测试夹具和探针自身的寄生电容也会给测试结果带来固定偏移。Clarius 提供电容偏移和开路补偿功能。执行开路补偿时，需要先移除 DUT 或抬起探针，在开路状态下测得测试系统的平均寄生电容；重新连接器件后，软件再从后续结果中减去该偏移。不过，对于电容达到 nF 量级的 SiC 器件，电缆和夹具通常只有数十 pF，因此开路补偿不一定总是必要。是否启用应根据器件电容和所需测试精度确定。
完成测试后，Clarius 分析界面会同时显示两类结果：左侧为器件电压随时间变化的曲线，可以看到从 VMax 下降到 VMin，再重新回到 VMax 的完整扫描过程；右侧为推导得到的反向和正向 C - V 曲线。测试示例采用 8×10??? A 的施加电流和 4 PLC，获得的电压步长接近 80 mV。结果显示，正向和反向曲线之间存在明显的电压偏移和局部峰值。这些现象并不一定是测量错误，它们可能与器件内部陷阱电荷、可动离子电荷或器件结构相关的电荷移动有关。
为了验证 Force - I QSCV 方法的可靠性，将其结果分别与 Keithley 595 准静态 C - V 表和高频 C - V 测量进行了比较。Keithley 595 采用反馈电荷方法推导电容，过去曾广泛用于准静态 C - V 测量。在 SiC MOS 电容上，595 和 Force - I QSCV 方法获得的正向及反向曲线基本重合。在封装 SiC MOSFET 测试中，两种方法得到的曲线同样具有较好的相关性，并且 Force - I QSCV 曲线表现出更低的噪声。
通过使用 4200A - SCS 的 4215 - CVU 电容电压单元进行了高频 C - V 测试。准静态正向和反向曲线中的电压偏移和局部峰值，在高频 C - V 曲线中并未出现。这说明准静态与高频 C - V 观察到的器件响应并不完全相同，两种方法能够从不同角度反映器件特性。
Force - I QSCV 的价值不仅在于获得一条准静态 C - V 曲线，更重要的是它能够准确记录施加给器件的总电荷，并同时获取正向和反向扫描数据。对于 SiC MOSFET，器件内部电荷会造成正向和反向曲线在栅极电压轴上发生偏移。直接在相同栅极电压 Vg 下比较两条曲线，并不能准确反映 SiC/SiO?界面的状态。因此，将正向和反向 C - V 曲线转换为表面电势 Vs 的函数：Vs = Vg - Vox ，其中 Vox = Q/Cox ，Vg 为栅极端电压，Q 为 SMU 提供给器件的总电荷，Cox 为氧化层电容。通过扣除氧化层上的电压，可以校准正反向曲线之间由内部电荷造成的整体电压偏移，使两条曲线能够在相同表面电势下进行比较。
在相同表面电势下对正向和反向电容进行插值后，再从测得电容中去除氧化层电容 Cox，可以获得更直接反映器件界面响应的电容分量。，根据校正后的正向和反向曲线差异，可以计算由陷阱电荷引起的界面陷阱电容 CIT，并进一步推导界面陷阱密度 DIT。
需要注意的是，对于 SiC MOS 电容的 DIT 测量，通常还需要结合高频和低频数据，并确保两类测试使用相同的电压差。作者仍在继续研究利用 Force - I QSCV 提取 SiC MOS 电容和 MOSFET DIT 的方法，因此目前不建议将其描述为适用于所有器件的成熟标准化流程。
