在开关模式功率转换器的设计中，热回路和 PCB 布局寄生参数是至关重要的两个方面。开关模式功率转换器的热回路，指的是由高频 (HF) 电容和相邻功率 FET 形成的临界高频交流电流回路。它是功率级 PCB 布局的部分，因为其中包含了高 dv/dt 和 di/dt 噪声成分。如果热回路布局设计不佳，就会产生较大的 PCB 寄生参数，这些参数主要包括等效串联电感 (ESL)、等效串联电阻 (ESR) 和等效并联电容 (EPC)。这些寄生参数会对功率转换器的效率、开关性能和电磁干扰 (EMI) 性能产生重大影响。 以同步降压 DC - DC 转换器为例，图 1 展示了其原理图。热回路由 MOSFET M1 和 M2 以及解耦电容 CIN 构成。M1 和 M2 的开关动作会产生高频的 di/dt 和 dv/dt 噪声，而 CIN 则提供了一个低阻抗路径来旁路这些高频噪声成分。然而，在器件封装内和热回路 PCB 走线上存在寄生阻抗（ESR、ESL）。当高 di/dt 噪声通过 ESL 时，会引起高频振铃，进而导致 EMI 问题。同时，ESL 中存储的能量会在 ESR 上耗散，从而造成额外的功率损耗。因此，在设计热回路 PCB 时，应尽可能减小其 ESR 和 ESL，以减少高频振铃现象并提高功率转换器的效率。 准确提取热回路的 ESR 和 ESL，对于预测开关性能和改进热回路设计具有重要意义。器件的封装和 PCB 走线都会对回路的总寄生参数产生影响，本文主要聚焦于 PCB 布局设计。目前有一些工具可用于帮助用户提取 PCB 寄生参数，例如 Ansys Q3D、FastHenry/FastCap、StarRC 等。像 Ansys Q3D 这类商用工具能够提供较为准确的仿真结果，但通常价格较为昂贵。FastHenry/FastCap 是一款基于部分元件等效电路 (PEEC) 数值建模的工具，它可以通过编程提供灵活的仿真，以便用户探索不同的版图设计，但需要进行额外的编程操作。经过验证，FastHenry/FastCap 寄生参数提取的有效性和准确性与 Ansys Q3D 相当，因此在本文中，将 FastHenry 作为提取 PCB ESR 和 ESL 的经济高效工具。 
图 1. 带热回路 ESR 和 ESL 的降压转换器 接下来，我们研究热回路 PCB 的 ESR 和 ESL 与解耦电容位置的关系。本部分基于 ADI 公司的 LTM4638 ?Module? 稳压器演示板 DC2665A - B 进行研究。LTM4638 是一款集成式 20 VIN、15 A 降压型转换器模块，采用小型 6.25 mm × 6.25 mm × 5.02 mm BGA 封装，具有高功率密度、快速瞬态响应和高效率等特性。不过，模块内部集成的一个小的高频陶瓷 CIN 受限于模块封装尺寸，并不足够。图 2 至图 4 展示了演示板上的三种不同热回路，这些热回路都使用了额外的外部 CIN。 种是垂直热回路 1（图 2），CIN1 放置在 μModule 稳压器下方的底层，?Module VIN 和 GND BGA 引脚通过过孔直接连接到 CIN1，这种连接方式提供了演示板上的短热回路路径。第二种热回路是垂直热回路 2（图 3），CIN2 同样放置在底层，但移至 μModule 稳压器的侧面区域，相比垂直热回路 1，该热回路添加了额外的 PCB 走线，预计其 ESL 和 ESR 会更大。第三种热回路选项是水平热回路（图 4），CIN3 放置在靠近 μModule 稳压器的顶层，?Module VIN 和 GND 引脚通过顶层铜连接到 CIN3，而不经过过孔，但顶层的 VIN 铜宽度受其他引脚排列的限制，导致回路阻抗高于垂直热回路 1。表 1 比较了 FastHenry 提取的热回路 PCB ESR 和 ESL，正如预期的那样，垂直热回路 1 的 PCB ESR 和 ESL 。 
为了通过实验验证不同热回路的 ESR 和 ESL，我们对 12V 转 1V CCM 运行时演示板的效率和 VIN 交流纹波进行了测试。从理论上来说，ESR 越低，效率就越高；而 ESL 越小，VSW 振铃频率就越高，VIN 纹波幅度就越低。图 5a 显示了实测效率，垂直热回路 1 的效率，因为其 ESR 。水平热回路和垂直热回路 1 之间的损耗差异也是基于提取的 ESR 计算的，这与图 5b 所示的测试结果一致。图 5c 中的 VIN HF 纹波波形是在 CIN 上测试的，水平热回路具有更高的 VIN 纹波幅度和更低的振铃频率，这验证了其回路 ESL 高于垂直热回路 1。另外，由于回路 ESR 更高，水平热回路的 VIN 纹波衰减速度快于垂直热回路 1。此外，较低的 VIN 纹波可以降低 EMI，因而可以使用较小的 EMI 滤波器。
图 5. 演示板测试结果：(a) 效率，(b) 水平回路与垂直回路 1 之间的损耗差异，(c) 15A 输出时 M1 导通期间的 VIN 纹波
对于分立式设计，功率 FET 的布置和封装尺寸对热回路 ESR 和 ESL 也有重大影响。本部分对使用功率 FET M1 和 M2 以及解耦电容 CIN 的典型半桥热回路进行了建模和研究。图 6 比较了常见功率 FET 封装尺寸和放置位置，表 2 显示了每种情况下提取的 ESR 和 ESL。 情况 (a) 至 (c) 展示了三种常见功率 FET 布置，均采用 5 mm × 6 mm MOSFET。热回路的物理长度决定了寄生阻抗，与情况 (a) 相比，情况 (b) 中的 90° 形状布置和情况 (c) 中的 180° 形状布置的回路路径更短，导致 ESR 降低 60%，ESL 降低 80%。由于 90° 形状布置显示出了优势，我们基于情况 (b) 研究了更多情况，以进一步降低回路 ESR 和 ESL。情况 (d) 将一个 5 mm × 6 mm MOSFET 替换为两个并联的 3.3mm × 3.3mm MOSFET，由于 MOSFET 尺寸更小，回路长度进一步缩短，导致回路阻抗降低 7%。情况 (e) 将一个接地层放置在热回路层下方，与情况 (d) 相比，热回路 ESR 和 ESL 进一步降低 2％，这是因为接地层上产生了涡流，其感应出相反的磁场，相当于降低了回路阻抗。情况 (f) 构建了另一个热回路层作为底层，如果将两个并联 MOSFET 对称布置在顶层和底层，并通过过孔连接，则由于并联阻抗，热回路 PCB ESR 和 ESL 的降低更加明显。因此，在顶层和底层上以对称 90° 形状或 180° 形状布置较小尺寸的器件，可以获得的 PCB ESR 和 ESL。
为了通过实验验证 MOSFET 布置的影响，我们使用了 ADI 公司的高效率 4 开关同步降压 - 升压控制器演示板 LT8390/DC2825A 和 LT8392/DC2626A。如图 7a 和图 7b 所示，DC2825A 采用直线 MOSFET 布置，DC2626A 采用 90° 形状的 MOSFET 布置。为了进行公平比较，两个演示板配置了相同的 MOSFET 和解耦电容，并在 36V 转 12V/10A、300 kHz 降压操作下进行了测试。图 7c 显示了 M1 导通时刻测得的 VIN 交流纹波，采用 90° 形状的 MOSFET 布置时，VIN 纹波的幅度更低，谐振频率更高，这验证了热回路路径较短导致 PCB ESL 更小。相反，直线 MOSFET 布置的热回路更长，ESL 更高，导致 VIN 纹波幅度要高得多，并且谐振频率更低。根据 Cho 和 Szokusha 研究的 EMI 测试结果，较高的输入电压纹波还会导致 EMI 辐射更严重。 
图 6. 热回路 PCB 模型：(a) 5mm×6mm MOSFET，直线布置；(b) 5mm×6mm MOSFET，以 90° 形状布置；(c) 5mm×6mm MOSFET，以 180° 形状布置；(d) 两个并联的 3.3mm×3.3mm MOSFET，以 90° 形状布置；(e) 两个并联的 3.3mm×3.3mm MOSFET，以 90° 形状布置，带有接地层；(f) 对称的 3.3mm×3.3mm MOSFET，位于顶层和底层，以 90° 形状布置。 
图 7.(a) LT8390/DC2825A 热回路，MOSFET 以直线布置；(b) LT8392/DC2626A 热回路，MOSFET 以 90° 形状布置；(c) M1 导通时的 VIN 纹波波形。 热回路中的过孔布局对回路 ESR 和 ESL 也有重要影响。图 8 对使用两层 PCB 结构和直线布置功率 FET 的热回路进行了建模，FET 放置在顶层，第二层是接地层。CIN GND 焊盘和 M2 源极焊盘之间的寄生阻抗 Z2 是热回路的一部分，作为示例进行研究，Z2 是从 FastHenry 提取的。表 3 总结并比较了不同过孔布置的仿真 ESR2 和 ESL2。
通常情况下，添加更多过孔会降低 PCB 寄生阻抗，但 ESR2 和 ESL2 的降低程度与过孔数量并不是线性比例关系。靠近引脚焊盘的过孔，所导致的 PCB ESR 和 ESL 的降低明显。因此，在热回路布局设计中，必须将几个关键过孔布置在靠近 CIN 和 MOSFET 焊盘的位置，以使高频回路阻抗。
图 8. 热回路 PCB 模型，(a) 5 个 GND 过孔靠近 CIN 和 M2 布置；(b) 14 个 GND 过孔布置在 CIN 和 M2 之间；(c) 基于 (b)，GND 上再布置 6 个过孔；(d) 基于 (c)，GND 区域上再布置 9 个过孔。
