在射频功率放大器领域，尽管近年来氮化镓晶体管凭借其在宽频段、高频段场景的出色表现而得到广泛应用，但在从高频（HF）到超高频（UHF）区间的高功率放大器中，横向扩散金属氧化物半导体（LDMOS）技术依然占据主导地位，其地位难以撼动。特别是抗冲击型的 LDMOS，在 450MHz 以下频段表现出显著优势，使用起来得心应手。只要散热设计合理，这种耐用的器件能够承受极高的电压驻波比，可达 65:1。电压驻波比越高，意味着阻抗越不匹配，而 LDMOS 能够承受如此高的比值，充分体现了其抗造性和不易损坏的特性。
抗冲击 LDMOS 早于上世纪 90 年代中期问世，初主要应用于广播和工业设备。经过多年的不断升级和改进，其输出功率不断提高，击穿电压也越来越高。然而，随着 LDMOS 技术的持续发展，功率放大器制造商希望进一步提升抗冲击型 LDMOS 的功率，但面临着诸多设计局限性。
设计局限性分析
芯片版图设计的困境：在固定漏极电压的情况下，器件的输出功率存在上限，无法无限增加。设计师若想提升功率，一种方法是在芯片版图上增加栅指数量。栅指是芯片中电流传输的关键结构，但增加栅指数量会带来一系列问题。一方面，芯片尺寸会随之增大，而器件的外壳封装有固定规格，无法无限扩大，导致芯片可能无法装入封装。另一方面，若不增大芯片尺寸而缩小栅指间距，会引入额外的寄生电容，从而影响器件性能。
功率密度提升的难题：提高栅指的功率密度也是提升功率的一种途径，但这会导致管子输出阻抗降低。输出阻抗降低会使管子更难匹配，高 Q 匹配设计变得困难，宽带设计也受到影响。从市场上各供应商的产品来看，50V 耐压的 LDMOS 器件功率上限已接近 1500W，进一步提升功率面临巨大挑战。
提高漏极电压的弊端：为了继续提升功率，设计师可以选择提高器件的漏极电压。根据公式 “输出阻抗 RL = 漏极电压的平方 ÷ 输出功率”，提高电压既能提升输出功率，又能使输出阻抗保持在合适范围，避免低阻抗带来的问题。目前，许多主流功放厂商如 Ampleon 和 NXP 都推出了 65V 耐压的 LDMOS 晶体管，Qorvo 针对 L 波段雷达和航空电子设备的高功率氮化镓产品也采用了 65V 规格。然而，65V 方案存在明显弊端。与 48 - 50V 电源相比，65V 电源成本更高，且电压超过 50V 后需要符合额外的安全规范，增加了设计门槛。此外，功率提升会导致功放散热问题更加突出，多余热量难以散发。周边元件如输出匹配电容需要承受更高的电压和温度，否则可能出现故障。例如，高温可能导致焊锡熔化，使电容从电路板上翘起；电路板走线可能无法承载大的漏极电流，需要额外焊接导线辅助导电。但加宽走线会降低阻抗，影响射频性能，且电路板空间有限，难以实施。
解决问题的思路
选择新一代紧凑布局器件：优先选择如 Ampleon ART 系列等新一代紧凑布局的器件。其在于在封装允许的尺寸内，合理排布栅指，提高每根栅指的利用率，而非盲目增加栅指数量。若功率仍不足，可更换更大规格的封装，但需注意同步调整外围电路。
优化芯片工艺与匹配电路：采用更先进的工艺制造芯片，在缩小栅指间距的同时优化材料，避免寄生电容增加。专门设计匹配电路，抵消多余的寄生电容，确保射频性能不受影响。在缩小栅指间距时，要综合考虑栅指数量和间距，先保证性能稳定，再寻求功率提升。
更换高性能元件并优化焊接工艺：选用能够承受更高电压和温度的元件，如匹配电容应选择耐压 65V 以上、耐温至少 150℃的产品，以适配 65V 方案。优化元件焊接工艺，使用耐高温的焊锡，并加固引脚，防止因高温导致焊锡熔化而使元件脱焊。对于发热严重的元件，可单独添加小散热片辅助降温。
