在当今电子设备数量呈爆炸式增长且体积不断缩小的时代，电磁干扰 (EMI) 已成为电路设计人员面临的重大挑战。用于通信、计算和自动化的电路需要在近距离内协同工作，同时产品还必须符合各国政府制定的电磁兼容性 (EMC) 规定。例如，在美国，联邦通信委员会 (FCC) 对所有商业（非军事）电磁辐射源进行监管，并在相关标准中定义了辐射和传导 EMI 测试程序；欧盟国家则对电子设备的电磁辐射和抗扰度都有严格规定。国际上也有众多与各类设备相关的 EMC 标准，如国际电工委员会 (IEC) 61000 标准涵盖大多数商用产品的抗扰度要求，国际无线电干扰特别委员会 (CISPR) 32 标准规定了传导和辐射发射的限制。
在特定类型的设备中，对低 EMI 的需求更为明显。以智能电表为例，它是未来能源分配的关键组成部分，能够向电力公司和终端用户提供实时用电数据，实现无需上门抄表的便捷服务。大多数智能电表通过无线通信连接，如无线 M - Bus、ZigBee 或蜂窝电话网络（GSM、LTE cat NB1 - NB2、2G/3G/5G）。由于智能电表中的射频 (RF) 发射器电路通常与电能计量电路板位于同一外壳内，因此必须尽可能减少计量电路的辐射发射，以免干扰射频通信。同时，计量电路还需要具备抗电磁易感性，以避免因射频噪声注入灵敏的能量计量前端而产生计费误差。
本文聚焦于《适用于隔离式 ADC 信号链解决方案的低 EMI 设计》，详细解释了 EMI（特别是辐射发射）的来源，并介绍了一系列尽可能减少模拟信号链 EMI 的技术，同时提供了详细的布局示例和测量结果。
EMI 可分为辐射干扰和传导干扰。辐射干扰以无线电波的形式传播，也被称为射频干扰；传导干扰则来自传输信号和电力的电缆中电流产生的磁场。本文主要关注如何减少辐射干扰。在印刷电路板 (PCB) 上或安装在 PCB 上的集成电路 (IC) 内部，辐射发射的主要来源包括开关信号（如时钟信号）、开关稳压器和其他元件、输入 / 输出缓冲器、IC 内部电路中的谐波、IC 互连和结构中的寄生电容、电感和电阻以及静电放电 (ESD) 事件等。
为了更大限度地减少 EMI，有几种常见的 PCB 设计技术可供采用。正确接地是减少辐射发射的有效方法之一，但在某些情况下，接地平面可能会在敏感节点上形成天线，从而增加辐射发射。元件放置应尽可能减少信号线的长度，尤其是高速信号，并将数字和模拟元件分开。高速布线应采用直而短的方式，并避免形成直角。去耦电容器应放置在尽可能靠近 IC 电源引脚的位置，以提供高频噪声的接地返回路径。控制信号布线的阻抗与信号源和负载的阻抗相匹配，有助于防止信号反射。在 PCB 的某些区域使用金属屏蔽层或屏蔽材料可以防止辐射发射，滤波器则可以阻挡引起辐射发射的某些频率。在多层 PCB 中，交替使用电源层和接地层有助于减少环路面积，并为信号提供返回路径。顶层和底层接地层可作为内部信号层的屏蔽场。展频技术有助于分散时钟信号产生的谐波，减少其对电路其他部分的干扰。辐射发射仿真工具可以在 PCB 设计阶段预测和减少 EMI。
图 1 展示了支持射频的智能电表。
图 2 展示了德州仪器的 AMC131M03 电隔离模数转换器 (ADC) 及其内部架构和印刷电路板上的连接所产生的主要辐射源。
图 3 是图 2 中介绍的模拟信号链的详细示意图。
图 4 显示了一种 “良好” 布局，通过合理布线和元件放置，有效减少了辐射发射。
图 5 展示了一种 “不良” 布局，其中接地平面连接到 ISO_GND 节点，起到天线的作用，显著增加了辐射发射。
图 6 和图 7 显示了使用图 4 中所示布局实现方案的 AMC131M03 PCB 的辐射发射测量结果。该设计符合 CISPR 11 A 级和 B 级标准，裕度为 13dB，为市场上具有数据和电源增强型隔离功能的 ADC 提供了超低辐射发射性能。
为确保电子电路按设计运行，必须防止电磁干扰，同时电路本身不得产生可能威胁或降低其他设备性能的辐射。要符合 EMC 标准，必须在元件层面、电路板层面、系统层面和整个系统层面提供 EMI 保护。本文介绍的技术可有效减少 PCB 设计层面的 EMI，并可应用于实际例子，如用于电能计量的具有增强隔离功能的一流精密 ADC 信号链。通过精心设计和使用建议的 EMI 降低技术，该设计可满足相关 EMC 标准要求的足够裕量。
