在当今电子设备数量激增且体积不断缩小的时代，电磁干扰（EMI）已成为电路设计人员面临的严峻挑战。德州仪器带来的《适用于隔离式 ADC 信号链解决方案的低 EMI 设计》一文，深入探讨了 EMI（特别是辐射发射）的来源，并介绍了一系列减少模拟信号链 EMI 的技术，还给出了详细的布局示例和测量结果。
如今，电子设备如通信、计算和自动化电路需要近距离工作，同时产品还必须符合政府的电磁兼容性（EMC）规定。不同国家和地区对电子产品的 EMC 都有相应要求，例如美国联邦通信委员会（FCC）监管商业电磁辐射源，欧盟国家对电子设备的电磁辐射和抗扰度也有规定。国际上也有众多相关的 EMC 标准，如国际电工委员会（IEC）61000 标准涵盖大多数商用产品的抗扰度要求，国际无线电干扰特别委员会（CISPR）32 标准规定传导和辐射发射的限制。
以智能电表为例，它是未来能源分配的重要组成部分，通过无线通信连接，包含射频（RF）发射器电路。为避免计量电路的辐射发射干扰射频通信，以及防止射频噪声注入灵敏的能量计量前端产生计费误差，必须尽可能减少计量电路的辐射发射，并提高其抗电磁易感性。
EMI 可分为辐射干扰和传导干扰，本文重点关注辐射干扰。在印刷电路板（PCB）或集成电路（IC）内部，辐射发射的主要来源包括开关信号、开关稳压器、输入 / 输出缓冲器、IC 内部电路的谐波、IC 互连和结构中的寄生参数以及静电放电（ESD）事件等。例如，德州仪器的 AMC131M03 电隔离模数转换器（ADC），其内部开关直流 / 直流转换器、数字隔离、时钟信号等都是主要的辐射源。
为了限度减少 EMI，有多种 PCB 设计技术可供采用。正确接地是减少辐射发射的有效方法之一，但在某些情况下，接地平面可能会增加辐射发射。元件放置应尽量减少信号线长度，将数字和模拟元件分开。高速布线应直而短，避免直角。使用去耦电容器、控制信号布线的阻抗、采用屏蔽和滤波器、合理安排层堆叠、避免时钟谐波以及进行 EMI 仿真等，都有助于减少 EMI。
文中给出了 AMC131M03 的 PCB 布局示例，展示了 “良好” 和 “不良” 布局对辐射发射的影响。通过按照 CISPR 11 的要求进行测量，采用 “良好” 布局的设计符合 CISPR 11 A 级和 B 级标准，裕度为 13dB，为市场上具有数据和电源增强型隔离功能的 ADC 提供了超低辐射发射性能。
为确保电子电路按设计运行，必须防止电磁干扰，同时电路本身不得产生可能威胁或降低其他设备性能的辐射。要符合 EMC 标准，必须在元件、电路板、系统和整个系统层面提供 EMI 保护。本文介绍的技术可有效减少 PCB 设计层面的 EMI，可应用于电能计量的具有增强隔离功能的一流精密 ADC 信号链，实现相关 EMC 标准要求的足够裕量。
德州仪器（TI）是一家性的半导体公司，从事模拟和嵌入式处理芯片的设计、制造和销售，广泛应用于工业、汽车、个人电子产品等市场。该公司致力于通过半导体技术让电子产品更经济实用，推动半导体在电子产品领域的广泛应用。
图 1. 支持射频的智能电表。
图 2. 带有隔离式 ADC 的模拟信号链和辐射发射源。
图 3. 图 2 中模拟信号链的详细示意图。
图 4. 良好的 PCB 布局（低 EMI）。
图 5. 不良 PCB 布局（高 EMI ）。
图 6. 水平辐射发射 CISPR。
图 7. 垂直辐射发射 CISPR 11 测量。
