在金属氧化物半导体（CMOS）集成电路的发展进程中，随着工艺水平的持续提升，器件尺寸不断缩小至深亚微米级别以上。这一变化在提升器件性能和速度、降低成本的同时，也引发了一系列可靠性问题，其中静电放电损伤尤为突出。
在现实使用环境中，电容效应无处不在，静电电荷可存储于任何物体，静电放电现象极为常见。针对集成电路，当前业界普遍认可的三种静电放电模型分别是人体放电模型（Human body Model，HBM）、机器放电模型（Machine Model，MM）和器件充电模型（Charged Device Mode，CDM）。HBM 和 MM 提出较早，为人们所熟知，工程师们也针对性地设计了多种静电保护结构以提升器件的静电放电防护水平。然而，随着工艺水平和器件功能复杂度的提高，器件体积和面积不断增大，CDM 逐渐成为一个突出问题。
CDM 与 HBM/MM 的区别
HBM：当人因走动摩擦或其他原因在身体上积累静电电荷，接触器件时，人体积累的电荷会经器件某一引脚进入内部，再通过器件放电到大地。此放电过程在几百毫秒内会产生数安培放电电流，可能烧毁器件。其等效电阻为 1500 Ω，电容为 100 pF，等效电路如图所示。
MM：机器或测试机的金属机械手臂积累静电电荷后，碰到器件时会通过某引脚放电，造成器件损伤。金属等效电阻为 0 Ω，等效电容定为 200 pF，放电过程比 HBM 更短，几毫微秒到几十毫微秒内会产生数安培瞬间放电电流。MM 的等效电路如图所示。
CDM：器件因摩擦或电场感应等在内部积累大量静电电荷，积累过程中无通路，未造成损伤。当带大量电荷的器件接触地面或接地良好物体时，内部电荷会向外流出，产生放电现象。器件面积越大，积累电荷越多，释放电流越大。该放电模型放电时间更短，实际测试中难以模拟，不同放置方式和封装形式会导致不同放电电流。CDM 示意图如图所示。
在这三种静电放电模型中，CDM 的峰值电流是 HBM 和 MM 的 40 倍，放电速度是 100 倍，是造成损伤严重的一种。三种不同放电模式的放电电流如图所示。
CDM 的产生原因
在集成电路的生产与制造过程中，能产生静电电荷的场所和物体众多。与 HBM 和 MM 相比，CDM 的静电电荷来源难以预见，控制和防护难度大。常见的产生静电电荷的物品和场合包括晶圆夹具、晶圆探针、输送带传送系统、干燥箱、显微镜及检验试验设备、封装过程、测试过程、测试座和烧写器等，特别是带有玻璃、塑料和陶瓷等材质的物体。器件与这些物体接触时，通过电场感应或摩擦带电，使电路自身附着大量电荷，引发典型的 CDM 失效。
在 CDM 模型中，静电电荷存储在器件自身。由于器件处于悬空状态，积累在体内的静电电荷因同性相斥，在内部电场均匀分布。但集成电路器件制作在硅片表面几微米厚度内，例如在 0.8 μm 的 CMOS 制程技术中，N 阱深度约 2 μm，N + 或 P + 扩散层深度仅约 0.17 μm，而硅片厚度约 250 - 300 μm，大部分静电电荷储存在器件衬底中。
当积聚 CDM 静电电荷的器件突然接触大地，体内电荷会向接地引脚集中，产生放电电流。静电电荷能在短时间内从器件本体流出，在输入级电路栅极上瞬时产生过高电压，跨接在栅极氧化层上，导致栅极氧化层损伤。尽管输入级 PAD 旁放置了静电防护电路，但由于 CDM 电流泄放速度快、能量大，保护电路来不及导通泄放电流，仍会导致输入级电路栅极损伤。
为何 CDM 防护更具挑战
极快的放电速度使保护电路难以响应：CDM 放电的瞬时功率极高，电流脉冲上升时间在纳秒甚至亚纳秒级别。芯片内部的 ESD 保护元件（如二极管、MOS 管）从感应到过压到完全导通需要一定时间。对于 CDM 这种 “闪电式” 袭击，保护电路可能还未完全开启，破坏性电流就已穿过要保护的电路（如薄栅氧），造成损伤。
放电路径难以控制：HBM 的放电路径通常是从输入 / 输出引脚到电源或地，是设计中预期并重点保护的。而 CDM 是电荷从芯片内部（如衬底、引线框架）寻找阻抗的路径流向接地引脚，路径具有很大随机性和分布性，电荷可能绕过主保护电路，通过非预期的寄生路径（如寄生的双极型晶体管）泄放，直接击穿脆弱的器件。
先进制程和大型封装加剧了 CDM 风险：随着芯片制程不断缩小，晶体管的栅氧层越来越薄，更容易被高压击穿。同时，为集成更多功能，芯片封装尺寸和引脚数量不断增加。更大的封装意味着芯片可储存更多电荷（电容更大），在 CDM 事件中会释放更强的峰值电流。因此，越是先进、复杂的芯片，面对 CDM 时越脆弱。
防护设计与性能的权衡：对于某些高性能电路，如射频或高速接口，其性能对任何额外的寄生电容都极为敏感。为不牺牲信号质量，这些引脚往往无法添加大尺寸的传统 ESD 保护结构，使其在 CDM 事件面前更加不堪一击。
失效的具体表现形式
介质击穿：高电压差导致栅氧层等薄介质被击穿。例如在跨电压域设计中，电荷若无法通过低阻抗路径泄放（如 ESD 钳位电路），会绕道击穿 MOS 管栅极。
热失效：瞬时大电流（电流密度可达 10? A/cm?）在局部产生焦耳热，形成超过 1000K/μm 的温度梯度，使金属互连线熔断或 PN 结短路。该过程分三阶段：欧姆加热、温度正反馈（电阻率升高加剧发热）、材料熔融（硅 1414℃、铝 660℃）。
寄生路径导通：电荷可能通过非设计路径泄放，例如浮阱（Floating Nwell）或寄生二极管，若这些结构未设计耐高压能力，会优先被击穿。
