禁带宽度 禁带宽度这一参数源自能带模型。在固体中，电子的能量不能连续取值，而是分布在一些不连续的能带中。要实现导电，就必须有自由电子或者空穴存在，自由电子所在的能带称为导带（具备导电能力）。被束缚的电子要成为自由电子，就必须获得足够能量从价带跃迁到导带，这个能量的值就是禁带宽度。
为了更直观地理解，我们以硅晶体为例。硅原子外层含有 4 个电子，硅原子之间通过共享电子形成晶体，这种 “共享电子” 也可称作形成化学键。形成化学键后，电子不能自由移动，所以晶体不导电。这些形成化学键的电子能量各不相同，但都处于一个特定范围，这个范围被称为价带。如果这些化学键的电子获得了足够能量，从里面跑出来，就会成为自由电子，电子离开的地方形成了一个空位，即构成了空穴，二者都具备导电能力。同样，所有自由电子的能量也处于一个特定范围，这个范围就是导带。可以看到，导带和价带中间存在一个间隔，这个间隔就是禁带。禁带宽度实际上反映了价电子被束缚强弱程度，禁带宽度越大，价电子必须获得较高的能量，才能从化学键中挣脱成为自由电子。因此，禁带宽度越大，因分子热运动而成为自由电子的数量就越少，材料的导电性能也就越差。
那么，禁带宽度大有什么作用呢？在探讨这个问题之前，我们先来复习一下 PN 结，因为制作
晶体管必然离不开 PN 结。我们知道，PN 结反偏时存在漏电流，该漏电流是由少子的扩散形成的。也就是说，会有电子从中间的内建电场区经过，并且电子会在这个区域被加速。如果电压足够大、场强足够高，电子会被加速到较高能量并与原子相撞，原本在化学键里的电子会被撞出来成为自由电子。新产生的自由电子又会受到电场力加速，去撞击其它原子产生更多新的自由电子，从而导致大量自由电子产生，电流急剧增大，这就是 “雪崩击穿” 现象。如果禁带宽度比较大，价电子被束缚得更紧，就不容易被撞出来。所以，禁带宽度大，能承受的场强也就越高，耐压能力越强。同等耐压的器件，PN 结可以做得更薄，器件体积更小，还能带来寄生电容小的优势，从而使器件能够在更高的频率下工作。此外，当温度上升时，电子更容易获得能量。当温度上升到一定程度，化学键中的大量电子会获得足够能量变成自由电子，这将破坏半导体的特性。禁带宽度越大，需要更高的温度才能使化学键中的电子变成自由电子，即材料能够在更高的温度下正常工作。例如，硅的禁带宽度是 1.12eV，而碳化硅是 3.26eV，所以碳化硅器件比硅器件更耐温，硅器件只能承受 150℃的温度，而碳化硅器件可以达到 200℃，传闻金刚石甚至可以在 500℃的环境下工作。第三代半导体的显著特点就是禁带宽度大，因此主要应用于高温、大功率的器件场合。
电子 / 空穴迁移率 电子迁移率指的是电子在电场力作用下运动快慢的物理量。为了更好地理解，我们可以这样来看：在电子浓度相同的两种
半导体材料两端施加相同的电压，迁移率更大的材料，其中的电子运动速度更快，单位时间内通过的电子数也就更多，即电流更大。这表明电子迁移率越高的半导体材料，
电阻率越低，在通过相同电流时，损耗越小。
空穴迁移率与电子迁移率类似，空穴迁移率越高，损耗越小。不过，一般情况下，电子的迁移率要高于空穴，因为空穴是电子的空位，空穴的运动本质上是电子从一个空穴移动到另一个空穴。从相关数据可以看出，硅材料的电子迁移率比空穴迁移率高几倍，这也是 N
MOS 管比 PMOS 管应用更为广泛的主要原因。NMOS 管导通时形成 N 型导电沟道，依靠电子导电；而 PMOS 管导通时形成 P 型导电沟道，依靠空穴导电。由于电子迁移率高于空穴，在相同体积和掺杂情况下，NMOS 管的损耗要比 PMOS 管小很多。
除了对功耗有影响外，电子 / 空穴迁移率还会影响器件的速度。以 NMOS 管为例，其截止频率与电子迁移率成正比，即电子迁移率越高，NMOS 管可以工作在更高的频率。通俗来讲，NMOS 管通过控制导电沟道来控制源漏电流，当栅极电压 Vgs 以高频率变化时，导电沟道的厚薄会随之变化，而这种变化是通过电子的移动实现的。电子移动速度越快（电子迁移率越高），导电沟道就能更快地响应 Vgs 的变化，从而使器件能够在更高的频率下工作。同样，PMOS 管的工作速度与空穴迁移率正相关。总体而言，电子迁移率越高，晶体管的功耗越小、速度越快。从相关数据可知，二代半导体 GaAs 的电子迁移率为 8500，InP 的电子迁移率为 4600，都远大于 Si 的 1350，所以二代半导体适用于高频、大功率的应用场合。
饱和电子漂移速率 在电场强度较低时，整体电子的漂移速度与电场大小成正比。当电场增大到一定值时，电子整体的漂移速度将不再增加，达到饱和状态，这个速度就叫做电子的饱和漂移速率。这一参数似乎决定了电子漂移速率的上限，但具体对晶体管性能的影响还不太明确，期待相关领域的大神能在留言区为我们答疑解惑。
