SiC MOSFET 利用快速关断方法实现短路保护

　　短路原点
　　电源转换系统中的 SC 事件可能由多种原因引起，包括电缆操作、负载故障、绝缘材料老化、组件故障和设计错误。电源应用可以包括不同的保护机制以提高其可靠性。
　　负载引起的高电感 SC 事件通常通过软件中编程的电流限制和阈值电压进行管理。另一方面，低电感短路需要栅极驱动板中包含硬件保护。
　　栅极驱动器中实现的保护功能旨在避免在漏极电流快速增加的情况下对受保护器件造成任何损坏。然后，该设备被锁定在开路状态，并且通常会向控制单元发送故障信号。
　　SiC功率器件降低导通电阻(R DS(on) )以提高传导性能。由于低 R DS(on)与 SC 能量能力相关，该能量能力低于IGBT，因此预计 SC 事件期间 SiC 器件的安全性将得到努力。
　　传统 SC 保护
　　栅极驱动器通常集成两种类型的过流保护 (OCP) 功能：
　　SC检测（即去饱和[desat]功能）
　　SC 反应（即软关断 [SSD] 或两级关断 [TLTO]）
　　检测电路可以识别以导通阶段漏极电流快速上升为特征的异常操作。识别 SC 发生后，有必要采用适当的机制在电路损坏之前阻止漏极电流的流动。这可以通过 SSD、安全关断 (STO) 或 TLTO 等技术来实现。
　　检测和反应电路由于其操作和所选组件而引入延迟。抑制 SC 事件所需的时间可以通过添加以下内容来计算：
　　消隐时间：可配置参数，通常范围为 0.5–5 ?s
　　检测延迟：由于电容充电和 SC 检测电路组件中的传播延迟而产生的延迟（约 200–500 ns）
　　反应时间：在栅极驱动器中检测到 SC 事件后，在不损坏的情况下关闭和重置漏极电流所需的可变时间
　　SC事件还可以分为以下几类：
　　开启时的低电感 SC（I 型），需要快的硬件反应，且没有任何控制环路延迟
　　传导期间的低感性 SC（II 型）
　　高电感 SC/过载通常在控制级别解决，在具有电流限制的软件中实现，不需要微秒反应时间
　　以下讨论将集中于栅极驱动器板针对低电感 SC 的保护电路。
　　SC检测
　　对于导通阶段栅极驱动器中的 SC 检测，通常使用去饱和方法。
　　采用去饱和二极管来保护传感器电路在关闭时免受漏极电势的影响。在器件导通期间，如果发生 SC 事件，去饱和电容器两端的电压会从功率器件的钳位导通状态漏源电压 (V DS(on) ) 上升，直到达到预定阈值，通常为几伏。
　　为了避免错误的 SC 检测，引入了暂时禁用检测的消隐时间。 IGBT 的消隐时间通常约为 2–5 μs，SiC MOSFET 的消隐时间通常约为 1 μs，具体取决于具体器件。
　　另一种检测方法涉及使用嵌入式 Rogowski 线圈传感器，将检测延迟降至 200 ns 以下。罗氏线圈测量随时间变化的磁场产生的电压。该电压与电流的变化率成正比。然而，需要额外的积分器，并且线圈容易受到外部磁场的影响，这可能会影响精度。使用PCB实现的罗戈夫斯基线圈设计可以作为检测短路的经济选择。
　　SC反应
　　OCP 电路（例如 SSD 或 STO）中的 SC 反应是通过栅极阻抗修改实现较慢的关断来实现的。
　　TLTO 更广泛地应用于 SiC MOSFET 保护。该方法通过多级栅极电压在关断过程中减轻过压。降低栅极电压会导致饱和电流减小，从而限制反应期间的 SC 电流。目标仍然是确保 V DS保持低于固有击穿电压，例如 1,200 V。
　　虽然仍然可以使用传统的保护方法，但与 IGBT 同类产品相比，确保 SiC MOSFET 在所有 SC 条件下的安全运行更具挑战性，因为前者速度更快且弹性较差。
　　ASSD电路
　　ASSD 的原理涉及在 SC 检测之后在关闭请求和 SSD 激活之间实现短暂的延迟（例如，t延迟= 20 ns）。
　　SiC 器件的栅极电容 (C gs ) 在米勒平台实际关断之前快速预放电。为此，R SSD在时刻连接，以实现快速 SC 反应和过压降低。由于在延迟间隔期间定期关断栅极电阻保持连接，因此C gs快速放电。
　　考虑到 SSD 模式应在达到关断阈值电压 (V th )时激活，因此必须进行表征以准确测量延迟。否则，会发生额外的过电压。
　　如果引入的延迟太短，所得结果将类似于标准 SSD 曲线。相反，如果延迟太长，则会观察到过电压。模拟进一步表明，该结果通常不受超导体杂散电感的影响。
　　模拟与实验结果
　　仿真是利用 Wolfspeed 第三代 SiC 功率模块 CAS350M12BM3 的 SPICE 模型进行的。使用 SPICE NPN 和 PNP 模型类对基于双极的栅极缓冲器进行仿真，电流增益分别为 140 和 90。这些电流增益与仿真中使用的 STN851 和 STN951 组件相匹配。
　　SC 电感 (L sc ) 可以调整以复制各种场景，例如具有阻抗（约 10 nH）的半桥 SC 或具有阻抗的负载 SC。
　　SPICE 仿真证实了特定 SiC 器件及其相应栅极驱动器存在延迟。在所选配置中，该周期约为 10–20 ns。根据计算，建议的 ASSD 方法可以在 SC 事件期间将 STO 能量降低 20%，并将过电压降低 4%。
　　实验结果表明，在保持相同的 R ssd值和转换斜率的情况下，反应时间显着缩短了 52% 。考虑到电流增长的速率，用于连接高侧器件的 30 厘米电缆的 SC 阻抗预计为 650 nH。
　　在这些情况下，缺乏反应电路的传统关断会导致 V DS过压为 850 V，而 SSD 功能将其限制为 720 V (ΔV DS = –42%)，以实现 540-VDC 操作。阻抗较低的 SC 引起的较高过冲可能会导致 SiC 器件的电压击穿。 R SSD的校准可以限制由此产生的过压；然而，它也会增加 SC 熄灭 ESC 期间的关断能量。
　　所提出的解决方案（绿色曲线）利用了标准关断的快速放电以及在开关过程中连接到栅极缓冲器的R ssd电阻。
　　该方法可以限制漏源过冲并减轻 SiC 功率器件中软关断能量 ESC 的耗散。与传统的SSD电路类似，消隐时间和R ssd值都是可调的。 R ssd值是过压容限和 STO 能量/反应时间之间的平衡，而消隐时间则反映了安全性和鲁棒性之间的折衷。