JESD204B 串行接口规范优于并行格式

　　高速串行接口显着减少了数据和时钟信号的数量。这意味着更少的 I/O 引脚、更少的 PCB 布线以及更宽松的物理设计约束。除了这些明显的好处之外，还有系统级优势。
　　例如，混合光纤/同轴电缆网络由数百个远程站点组成，这些远程站点将数据从同轴电缆转换为光纤并将其发送回一个中央办公室。在每个远程站点，ADC（模数转换器）将来自同轴电缆的信号数字化。ADC 输出被串行化，然后通过光发射器通过光纤进行广播。这可以通过传统（并行）ADC 来实现——一些设计人员正在这样做。但该设计需要在 ADC 和光纤发射器之间添加一个额外元件来串行化数据，这通常非常昂贵且占用空间。
　　现在，有一个替代方案。使用具有符合 JESD204B 标准的高速串行输出的 ADC，设计人员可以去除专用串行化器件，从而减小发送器的尺寸和功耗。这是可能的，因为 JESD204B 数据可以直接通过光纤广播。在许多情况下，采用具有新标准的器件会被认为存在风险，但这种简化的架构可以使用 JESD204B ADC 和光纤发射器的标准现成评估套件进行原型设计和演示，无需额外的编码、电平需要翻译或序列化操作。
　　JESD204B 标准的优点
　　JESD204 是一种数据转换器高速串行接口标准，初于 2006 年推出。它已经发展了三代：JESD204、JESD204A 和 JESD204B，每个版本都增强了先前版本。
　　B 版本中包含了对于通信和多通道 ADC 市场采用至关重要的两个功能。首先，JESD204B 在从转换时钟到串行数据输出的映射中提供确定性延迟，从而在每次复位后实现一致的数据延迟。其次，该标准的 B 版本提高了数据速率，从而可以有效利用更少的 I/O 资源。
　　例如，B 标准允许双 14 位 250Msps ADC 每个通道仅使用一个串行通道。受限于“A”版本数据速率的设备每个通道需要两个通道，从而使所需的 I/O 资源加倍。虽然 A 标准的延迟不确定性和低数据速率阻碍了 JESD204 的广泛采用，但 B 标准将加速这一重要的进步，从通信和/或多通道转换器应用开始。
　　简化系统架构
　　由于这些前沿 ADC 执行串行器操作，因此现在可以从某些系统设计中消除专用串行设备，从而减少空间、功耗和成本。从上述混合光纤/同轴电缆发射机开始。
　　传统上，该系统由连接到 FPGA 和光纤发射器的 ADC 组成。FPGA 对来自并行输出 ADC 的数据进行打包和串行化。但使用具有 JESD204B 输出的 ADC，可以移除 FPGA 并将 ADC 输出直接连接到光纤发射器。这消除了通常是远程站点的成本和电力，并缩小了整个组件。
　　同样，考虑一个雷达系统，该系统必须将信号从密集分布的接收元件阵列传输到大约 100 米处的集中式 DSP。每个元件的物理尺寸都受到天线设计的限制。这需要每个元件的接收链具有非常小的外形尺寸，通常包括滤波器、放大器、ADC 和发射器。典型的 ADC 输出 (LVDS/CMOS) 传输距离多不能超过几英尺。这意味着必须以某种方式转换输出才能将其传输到更远的距离。只要 ADC 数据可以在空间限制内串行化并转换为光纤，光纤显然是长距离传输数字数据的解决方案。
　　在这两个系统的当前实现中，多千兆位串行化功能通常由相对高端的 FPGA 执行。将 FPGA 从设计前端移出并采用 JESD204B ADC 具有明显的优势。例如，对于有线发射器等系统，FPGA 从每个远程发射站点中移除，从而节省成本和功耗，因为发射器不再需要它。对于雷达系统，要注意另一个例子，将 FPGA 从空间受限的设计“前端”移动到更灵活的“后端”是布局整个接收链（从射频到数字到光学，在允许的有限空间内。（在这两种应用中，系统的接收端都需要 FPGA，并且 FPGA 仍然是设计的重要组成部分。）