由于专用集成电路的可用性，电流监测变得更加简单。电流监测集成电路很容易获得，并且在大多数情况下都表现出色，各种仪表放大器也是如此，因此使用分立器件构建电流监测器似乎是多余的，但在某些情况下，使用分立元件的电路可能是的方法，尤其是如果现成的低压部件可以使用。
本设计理念中的电路源于需要监控伺服系统 +180/?180V 电源的两个轨中的电流。图 1显示了用于监控负轨的电路的相关部分。监控正轨的电路用 pnp 设备代替了 npn。的结果是使用廉价的双晶体管和 1% 的电阻来设置 Iref 以及 Re1 和 Re2 。Rsense 应为 0.1% 且额定功率足够大。
图 1监控负轨的电路
该电路和所有使用该拓扑结构的电路的灵感来自电流镜拓扑结构和 Rsense 中变化的电流以及 Rsense 两端的电压会以线性方式改变 Re2 中的电流以及 Rc1 两端的电压的概念时尚。
图 1 的电路归功于 Re1 和 Re2。使 Iref 非常小而 Re2 和 Re1 非常大且值相等会增加发射极处的电压（相对于 Rsense 两端的电压）。当负载在空载和满载之间变化时，这又会降低输出设备 Vce 的变化。
因此，可以通过明智地选择 Iref、Re1、Re2、Rc2 和 Rc1 来防止 Q2 被驱动到饱和状态并且不超过晶体管的工作电压。请记住，hoe=I（集电极）/V A（早期电压）意味着减少 Icalso 的变化会减少 β 的变化，从而提高线性度。Rc 是 Rc1 和 Rc2 的总和，因此 Rc1/Rc 的比率决定了无负载时Vout?处的偏移。满载时 Rsense 两端产生的电压决定了 Re2 和 Rc1 中的电流变化，因此决定了 Vout? 的满量程输出。一旦确定了 Iref 的值，计算 Rc 和 Rd 两端所需的空载电压就很简单了。通过使用发射极电阻器可以显着降低变化的 Vce 对 Q2 的 β 的影响，并且检查仿真数据表明 β 的变化对负载电流和输出电压之间的相关性影响相对较小。考虑到取得的结果，使用类似于威尔逊电流镜的配置可能是不必要的。
图 2 和图 3显示了恒流源生成 Iref 的替代解决方案。如果 Vss 稳定且无纹波，则可以省略恒流发生器，并且可以选择 Rd 的值来提供 Iref。
图 2恒流源产生 Iref 的另一种解决方案。
图 3 FET 偏置已设置为启动时 Iref 不会导致 Vce 或 Vds 超过值。
图 4反转 Vout? ，消除偏移，将输出缩放到所需范围，并且可以过滤输出以处理电源纹波或负载尖峰。如果使用带 ADC 的微控制器，则电路可以简化为仅反转 Vout?。
图 4反相 Vout? 消除偏移，将输出缩放到所需范围，并可以过滤输出以处理电源纹波或负载尖峰。
如果满载时V Re1至少比 V Rsense大 10 倍，则 Q2 不会饱和并且
V Rsense = (Iload + Iref) x Rsense 1
V Re1 = 10(V Rsense(满载) ) 2
Iref =I Re1，并且在空载下，即 Iload = 0 因此：
Re1 = V Re1 / Iref = Re2 3
Vccs 为恒流源两端的电压，I Re1 = Iref 为近似值，Vbe 可取 0.6 至 0.65V：
Rd = (Vss – (Vccs + Vbe (Q1) + V Re1 )) / Iref 4
Vce 是 Q2 上所需的电压，且无负载。I Re2 约等于 Iref，因此：
Rc = (Vss – Vce) / I (Re2) ≈ (Vss – Vce) / Iref 5
空载时 Vout? 处所需的失调电压决定了 Rc1 的值：
Rc1 ≈ (Rc x Vout? (offset) )/ V Rc 6
可以估算满载时的 I Re2 ，因为 I (Rsense) = Iref / 10：
I Re2（满载） ≈ 1.1 x I ref 7
在负载电流下，Vout? 的满量程值约为：
Vout? （满量程） – Vout? （偏移量） ≈ Rc1 x I Rsense（满载） 8
LTspice 用于生成以下曲线，以显示电路的线性度、滤波效果以及电路运行期间的 Vce 和 Vds。负载电流从 0 安培上升到 1 安培，输出电压叠加在负载电流上。结果与实际电路性能相似。由于负载电流中持续时间短的尖峰，滤波可防止跳闸。隔离可能不是必需的，但在设计高压电路时应始终考虑。
图 5图 4 中 C1 处没有 25nF 电容的 Vout
图 6在图 4 中的 C1 处具有 25nF 电容的 Vout
图 7有源器件上的电压
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
