高性能DDS芯片AD9858的特点及实现线性调频信号的设计

　　１、引言

　　随着雷达技术的发展，线性调频信号已经广泛应用于高分辨率雷达领域。过去获得线性调频信号主要借助模拟方法，其中包括ＶＣＯ方法和声表面波方法。这两种脉冲电压信号的产生方法因其一些固有的缺陷（如对环境温度比较敏感、信号波形比较单一、信号产生的重复性差、线性度及信号间的相关性不理想等）而制约了雷达整机性能的提高。目前，ＶＣＯ方法和声表面波方法已渐渐被数字方法所取代。直接数字频率合成方法具有传统方法所不具备的许多突出优点，如频率分辨率和切换速度高，频率切换时相位可保持连续，超宽的频率范围，能实现各种调制波和任意波形的产生以及易于实现全数字化设计等。然而，其全数字化的工作原理也给它带来了两个缺点，一是输出杂散较大，二是输出带宽将受到限制。但是，这一缺陷随着新工艺和新算法的出现正在逐渐得到改善。

　　ＡＤ９８５８是ＡＤ公司于２００３年推出的一款高性能ＤＤＳ芯片，其工作频率高达１ＧＨｚ，杂散性能指标更高于以前的产品。ＡＤ９８５８凭借优良的性能可广泛应用于甚高频／超高频本振合成器、雷达、蜂窝基站跳频合成器等许多领域。

　　２、ＡＤ９８５８的主要特点

　　ＡＤ９８５８的工作频率可达１ＧＨｚ，由于该芯片在时钟输入端提供有二分频器，因而其外部时钟可达２ＧＨｚ。ＡＤ９８５８内部集成有１０位数模转换器，其频率分辨率（即频率累加器位数）为３２位，可输出高达４００ＭＨｚ的信号。而其内部集成的可编程快锁充电泵（ｃｈａｒｇｅ ｐｕｍｐ）和鉴频器（ｐｈａｓｅ ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）使其非常适合于高速ＤＤＳ和锁相环结合应用的场合；同时，它还提供有模拟混频器，可适用ＤＤＳ、ＰＬＬ和混频器相结合的应用场合。此外，ＡＤ９８５８的杂散抑制性能和谐波抑制性能也非常突出，当输出４０ＭＨｚ信号时，±１ＭＨｚ带宽内的数模转换ＳＦＤＲ为－８７ｄＢｃ，输出１８０ＭＨｚ信号时，±１ＭＨｚ带宽内的数模转换ＳＦＤＲ为－８４ｄＢｃ。

　　ＡＤ９８５８作为一个可编程ＤＤＳ器件，其配置相对比较简单，频率调节字和控制字可以以并行方式或串行方式写入。将数据写入控制与工作有关的寄存器中就可以配置ＡＤ９８５８了。当ＡＤ９８５８工作于点频模式时，有四个用户定义的频率可以通过一对外部引脚来选择，这四个频率允许用户写入四个不同的频率调节字和相位偏移字，从而获得不同的频率和相位偏移。ＡＤ９８５８还可以配置为扫频模式。为了节省功耗，可以通过编程使其进入全休眠状态。

　　３、ＡＤ９８５８的配置

　　３．１ 扫频工作模式的配置

　　ＡＤ９８５８有两种工作模式，单一点频模式和扫频模式。单一点频模式的配置比较简单，只需将控制寄存器（ＣＦＲ）（注：与扫频模式的配置类似，不同点在于将扫频使能位置０）和频率调节字（ＦＴＷ）配置完毕，即可打开该功能。下面介绍扫频工作模式的配置方法。扫频模式需要配置的寄存器有控制寄存器（ＣＦＲ）、频率调节字（ＦＴＷ）、步进频率调节字（ＤＦＴＷ）、步进频率斜率控制字（ＤＦＲＲＷ）和相位偏移字（ＰＯＷ），其中，控制寄存器有４个字节，地址分别为０ｘ００、０ｘ０１、０ｘ０２和０ｘ０３。由于该设计未用到ＰＬＬ功能，故与ＰＬＬ有关的控制字均置为无效。０ｘ０１的Ｂｉｔ７为扫频使能位，将其置１可打开扫频功能。

　　对于线性调频工作状态的实现，还有几点需要说明。由于线性调频信号是有时宽限制的，因此，ＡＤ９８５８具有输出线性调频信号的功能，但是不具有定时的功能，所以需要外部定时器来实现对时宽的控制。ＡＤ９８５８的线性调频工作原理是：先指定频率起始点和步进频率，并使频率以系统时钟的１／８或其整数倍进行累加，但是在没有指定上限的情况下，会一直扫到１／２参考时钟频率处（即奈奎斯特频率），故需做好对上限频率的控制。利用定时器可以实现对上限频率的控制。

　　３．２ 频率调节字的计算

　　设输出频率为ｆ０，相位累加器的位数为Ｎ，参考时钟为ｆＳＹＳＣＬＫ，则频率调节字为？２？：

　　ｆｔｗ＝？ｆ０×２Ｎ／ｆＳＹＳＣＬＫ

　　３．３ 步进频率调节字的计算

　　设ｆＦ为终止频率，ｆＳ为起始频率，ＤＦＲＲＷ为步进频率斜率调节字，Ｔ为线性调频信号时宽，则步进频率控制字为３

　　ＤＦＴＷ＝（｜ｆＦ－ｆｓ｜／ｆＳＹＳＣＬＫ２）？ＤＲＲＲＷ／Ｔ？×２３２

　　４、硬件结构

　　本设计利用ＡＤ９８５８上集成的锁相环来将６０ＭＨｚ的时钟信号倍频到９６０ＭＨｚ，以便使其作为ＤＤＳ的工作参考时钟，配置芯片选用Ｘｉｌｉｎｘ公司生产的ＣＰＬＤ芯片ＸＣ９５１４４ＸＬ来完成。其电路的硬件结构如图2所示。

　　使用ＸＣ９５１４４ＸＬ时，可按照ＡＤ９８５８数据手册上提供的时序来对图中所示的端口进行操作，以便完成对ＡＤ９８５８的配置。用６０ＭＨｚ时钟输入到ＰＦＤ端口可作为鉴频器的输入，ＶＣＯ的输出经功分器后，一路经１６分频后从ＤＩＶ端口输入作为鉴频器的输入，另一路直接从端口ＲＥＦＣＬＫ输入以作为ＤＤＳ的参考时钟。端口ＣＰ的输出经环路滤波后可作为ＶＣＯ的调谐电压。而线性调频信号则从端口ＩＯＵＴ输出，并经带通滤波器和放大器后，作为终所需要的输出。

　　５、控制流程

　　该设计的配置芯片选用的是Ｘｉｌｉｎｘ公司的ＸＣ９５１４４ＸＬ，控制程序采用ＶＨＤＬ语言编写。设计输出的线性调频信号的起始频率为４８ＭＨｚ，终止频率为７２ＭＨｚ，时宽为２０μｓ，其控制流程如图２所示。在系统接到上电复位信号后，可依次向ＣＦＲ、ＦＴＷ、ＤＦＴＷ、ＤＦＲＲＷ写控制字，然后等待脉冲展宽信号的到来。脉冲展宽信号为外部激励信号，上升沿有效。当检测到一个上升沿之后，系统将发出一个ｕｐｄａｔｅ信号（ｕｐｄａｔｅ信号的作用是将写入寄存器的数据导入ＤＤＳ内核，同时使ＤＤＳ按照新的配置开始工作），同时计数器开始计数并输出宽度为２０μｓ的线性调频信号，同时对地址为０ｘ０２的寄存器进行操作，以将Ｂｉｔ３置为高电平，并使相位累加器的清零位有效。计数器计满后会发出一个ｕｐｄａｔｅ信号，由于此时相位累加器清零位有效，此时相位累加器被清零，与此同时停止输出线性调频信号，然后继续对地址为０ｘ０２的寄存器进行操作，同时也将Ｂｉｔ３置为低电平，并使相位累加器清零位无效，此时如果接收到ｕｐｄａｔｅ信号，则线性调频信号重新输出。至此，系统将进入等待状态以等待脉冲展宽信号的到来，这样依次往复，即可实现脉冲线性调频信号的输出。

　　６、结束语

　　随着数字电子技术的发展，直接数字频率合成得到了日益广泛的应用，ＤＤＳ技术也日臻完善。传统线性调频信号的产生方法（ＶＣＯ方法和声表面波方法）由于线性度差、频率稳定度低而逐渐被淘汰。本文介绍了一种采用ＤＤＳ方式直接产生线性调频信号的全数字设计方法。该方案一方面采用了当今技术为的ＤＤＳ芯片ＡＤ９８５８，另一方面也根据严格的高速电路设计理论进行了整体规划和布线。经过测试，该方案的各项性能指标均较高，从而证实了其可行性和前瞻性，同时也表明ＡＤ９８５８在相位噪声、杂散抑制度、谐波抑制度等方面确有很好的表现。