石英晶体振荡器的输出模式

　　1、晶振各输出模式的定义    1、晶振各输出模式的定义
    晶振常用的输出模式主要包括：TTL、CMOS、ECL、PECL、LVDS、Sine Wave。这几种波形都是目前行业常用的波形。其中TTL、CMOS、ECL、PECL、LVDS均属于方波，Sine Wave属于正弦波。通常，方波输出功率大，驱动能力强，但谐波分量丰富；正弦波输出功率不如方波，但其谐波分量小很多。我们逐一给大家介绍一下这些输出模式的定义：
    （1）TTL：Transistor-Transistor Logic（晶体管-晶体管逻辑电路），传输延迟时间快、功耗高， 属于电流控制器件。
    （2）CMOS：Complementary Metal Oxide Semiconductor （互补金属氧化物半导体CMOS逻辑电路），传输延迟时间慢、功耗低，属于电压控制器件。CMOS相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。HCMOS采用全静态设计、高速互补金属氧化物半导体工艺，CMOS采用互补金属氧化物半导体。CMOS终将会被HCMOS所替代。
    （3）ECL：Emitter-Couple Logic（发射极耦合逻辑电路），该电路的特点是基本门电路工作在非饱和状态。ECL电路具有相当高的速度，平均延迟时间可达几个毫微秒甚至亚毫微秒数量级。ECL电路的逻辑摆幅较小（仅约0.8V ，而TTL 的逻辑摆幅约为2.0V），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这是ECL电路具有高开关速度的重要原因。但ECL输出的逻辑摆幅小，对抗干扰能力不利。另外ECL电路具有很高的输入阻抗和低的输出阻抗。
    （4）PECL：PosiTIve Emitter-Couple Logic（正发射极耦合逻辑电路）。ECL电路速度快，驱动能力强，噪声小，很容易达到几百MHz的应用，但是功耗大，需要负电源。为简化电源，出现了PECL（ECL结构，改用正电压供电）和LVPECL的输出模式。LVPECL即是Low Voltage PosiTIve Emitter-Couple Logic（低压正发射极耦合逻辑），LVPECL是由ECL和PECL发展而来，LVPECL的典型输出为一对差分信号，他们的射极通过一个交流源接地。ECL、PECL、LVPECL使用时应注意：不同电平不能直接驱动，中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。（如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉，但两种方式工作后直流电平都在1.95V左右。）（5）LVDS：Low-Voltage DifferenTIal Signaling（低电压差分信号），为差分对输入输出，内部有一个恒流源3.5～4mA，在差分线上改变方向和电平来表示“1”和“0”。通过外部的100欧匹配电阻（并接在差分线上靠近接收端）转换为±350mV的差分电平。LVDS使用注意：可以达到600MHz以上，PCB要求较高，差分线要求严格等长，差不超过10mil（0.25mm）；100欧电阻离接收端距离不能超过500mil，控制在300mil以内。LVDS的应用模式可以有三种形式：①单向点对点和双向点对点，能通过一对双绞线实现双向的半双工通信；②多分支形式，即一个驱动器连接多个接收器（当有相同的数据要传给多个负载时，可以采用这种应用形式）；③多点结构，此时多点总线支持多个驱动器，也可以采用BLVDS驱动器，它可以提供双向的半双工通信，但是在任一时刻，只能有一个驱动器工作，因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合，选用不同的软件协议和硬件方案。
    （6）Clipped Sine Wave：削顶正弦波（Clipped Sine Wave）。相比方波的谐波分量少很多，但驱动能力较弱，在负载10K//10PF时Vp-p为0.8Vmin。通常为SMD 7050、SMD5032、SMD3225等封装的表贴温补晶振使用的输出波形。
    （7）Sin Wave：通常晶振正弦波输出的负载阻抗为50欧姆。波形的谐波分量很小，一般谐波抑制都优于-30dBc。正弦波输出晶振通常用于射频信号处理、频率源等应用场合。