AD7616是一款16位、具有双采样保持通道同步采样能力，成本和性能经过优化的2 × 8通道模数
转换器(ADC)，。双采保的ADC架构使得AD7616可以对16通道中的两个模拟通道进行同时采样。
这一功能对于电力应用来讲，可以用来对一对电压和电流通道进行同时采样，以便降低这一对输入之间的相位误差。
然而，在三相电力测量系统中，如果只有两个采保通道还不足以对六个模拟通道同时进行采样。在做三相
功率计算的时候，三相电压电流的信号采样值由于非同时采样的原因会造成一定的相位角度误差而引起三相功率误差变大，而且这样的误差很难通过软件补偿，尤其是在谐波功率也需要被计算的时候。
利用AD7616输入通道实现准同步采样的方法，可以大大减少16个通道间由于非同步采样而引起相位误差，同时这个方法本身对绝大多数电力应用来并也不会减少幅值测量的。其将16个通道之间的相位失配降至。这种方法在化通道间相位失配的同时，不会降低幅度性能。
伪同步采样
当一个复用输入非同步采样ADC循环选择并逐一转换其输入通道时，通道之间会引入转换时间延迟。延迟时间取决于ADC的采样速率。从系统角度看，这种时间延迟会在各模拟通道之间产生一个系统级相位误差或相位失配。
假设将同一个50 Hz正弦波信号施加于一个8通道复用ADC的输入（所有通道共用一个输入源），ADC以1 MSPS速率轮询采样各通道。当软件收到终样本时，使用离散傅里叶变换(DFT)算法计算通道之间的相位角。理论上，通道和第二通道之间的相位角度差为：
准同步采样方法利用平均法来使相位误差化。
下面举一个简单的例子来讲，先把一个多通道非同时采样ADC采样顺序编程为一个如下所示的顺序：VIN1 → VIN2 → VIN3 → … → VIN6 → VIN7 → VIN6 → … → … → VIN3 → VIN2 → VIN1。
这样，在一个转换序列中模拟通道VIN1至模拟通道VIN7有两个转换结果，而模拟通道VIN8只有一个转换结果。使用软件对VIN1至VIN7通道的前后两次转换值取平均，并将平均均值结果作为终ADC采样结果进行电力应用相关的后续计算。当整个采样序列中的ADC的采样间隔时间被严密控制成为等间距的时候（各样本之间相差1 ?s）。，VIN0至VIN7的平均值的结果在时间轴上其实与VIN8大致是对齐的，相当于对1到8各个通道来了准同步的采样。
请注意，这正是将该方法称为准同步采样的原因。
使用准同步采样的边界条件
为了解使用准同步采样方法的边界条件，应分析差情况下的误差，并确定在系统设计中必须做些什么来将误差控制在合理水平。
使用伪同步采样方法时，参见图4并利用如下公式计算误差。
两个样本点的平均值为：
两个样本中点的正弦波原始值为：
因此，误差Δ为：
当α = (π/2 ? β)时，误差；误差仅取决于β。
ΔMAX
因此，
其中：
N为一个采样序列中的总通道数。
fSIG为信号频率。
fS为采样频率。
例如，假设采样频率为1 MHz，ADC共有8个通道，输入频率为50 Hz，则一个50 Hz信号的理论幅度误差为：
注意，此误差可忽略不计。
当输入频率为250 Hz（五次谐波）时，一个50 Hz信号的理论幅度误差为：
当输入频率为2.55 kHz（51次st谐波）时，一个50 Hz信号的理论幅度误差为：
关于此理论分析，请注意以下几点的结论：
较高采样速率有利于实现较高的系统级幅度。
突发采样中的样本间时间间隔建议保持恒定。
无法测量较高频率的输入信号。然而，在典型输配电应用中，较高次谐波的测量一般不重要。对大部分应用而言，一般满足系统规格即足够。
利用AD7616实现伪同步采样
灵活序列器
在软件模式下使用时，AD7616有一个灵活且可编程的采样序列器。在系统上电初始化期间，用户可以写入序列器堆栈寄存器来对AD7616序列器编程，为其设置预定采样顺序。序列器堆栈由32个寄存器组成，可以用它来实现1到32个采样顺序的自由编程
各序列器堆栈寄存器的8个LSB（通道D0至通道D7）定义A组（通道A0至通道A7）中的哪个通道和B组（通道B0至通道B7）中的哪个通道被选入下转换。寄存器中的位D8定义序列器在完成下转换之后是否停止以返回堆栈的层。当序列器激活时，它会从个堆栈寄存器中读取次的采样通道配置来进行采样，假如D8=1，那么这个采样序列在完成这次转换以后就结束，否则就会读取下一个堆栈寄存器的值来进行通道的配置和采样，然后根据D8的值来决定是否整个采样序列到此为止。D8=0，那么继续读取再下一个，D8=1，那么采样序列结束，回到个堆栈寄存器，等待下突发采样启动信号的到来。
图5.对AD7616序列器编程以激活突发采样
突发模式
对于大部分传统复用输入和逐次逼近型寄存器(SAR) ADC，一个转换信号只能引起一个ADC转换。换言之，一个CONV脉冲只能对一个ADC通道进行采样。
为了满足使用准同步采样所需的边界条件，用户必须通过发送一系列高速脉冲向ADC连续提供CONVST信号，而且这些脉冲之间的间隔时间相同。
此外，传统的ADC还必须在非常短的时间（下一个CONVST脉冲到来之前）内读出ADC转换数据。有时候，当客户希望利用通用
微控制器(
MCU)与ADC接口时，这种要求可能引起问题。
AD7616的突发模式非常好地解决了这个问题。当突发模式激活时，ADC只需要一个来自控制器的CONVST触发信号。AD7616的内部逻辑可以产生一系列高速内部CONVST脉冲以触发ADC内核，把预先通过可编程序列器编辑好的采样序列扫面一般并且将整个扫描序列的ADC突发转换结果按照先后顺序存储在数据缓冲器中。然后，控制器可以较慢速度读出整个数据帧而不用担心数据丢失的问题。
通过使用突发模式用户可以在突发的多通道扫描中实现ADC内核的采样速率，而对MCU MIPS和数据接口速度无任何限制。结合用户自定义的灵活序列器，在AD7616上可以轻松实现准同步采样。
实际测试
测试设置
所示为实际测试设置。一个精密信号（音频精密）
发生器向AD7616送入低噪声、低THD正弦波信号。
ADSP-CM408F处理器控制采用准同步采样配置的AD7616。ADC原始数据通过通用异步接收器/发送器(UART)发送给PC以供进一步分析。然后，使用VisualAnalog?软件可以分析ADC数据以获得交流性能（SNR和THD），使用Microsoft Excel可以运行DFT算法以获得相位和幅度信息。
为使的实验结果的对比更为容易，我们把可编程序列器编程为对同一个模拟输入通道VIN1进行采样。
VIN1样本（S0至S14）
这样，在一个数据突发中，VIN1按照先后顺序，总共被采样15次。如图9所示，样本(S0)与一个样本(S14)配对以获得VIN11的均值结果，第二样本(S1)与第14个样本(S13)配对以获得VIN12的均值结果，以此类推。注意，第八样本保持不变，被用作原始VIN1。所有其他均值数据（VIN11至VIN17）与原始VIN1进行比较，以获得终测试结果。
测试结果
测试信号 = 50 Hz（电力线基频）
对于低频输入信号(50 Hz)，均值信号相对于原始信号的总延迟为0。幅度和总谐波失真(THD)根本不受影响。事实上，信噪比(SNR)性能还略有改善。详情参见表1。
测试信号 = 250 Hz（电力线五次谐波）
当输入信号的频率稍加提高到250 Hz时，均值信号相对于原始信号几乎无延迟。幅度有?0.001 dB衰减（相当于0.01%，与“准同步采样的边界条件”部分所讨论的数学推导的结果相吻合）。THD相对于原始信号总体上无变化，SNR则有0.5 dB到1 dB的改善。详情参见表2。
表1.测试结果，输入信号频率 = 50 Hz
表2.测试结果，输入信号频率 = 250 Hz
测试信号 = 2550 Hz（电力线51次谐波）
当输入信号频率提高到2550 Hz（对于50 Hz的工频信号来讲相当于51次谐波）时，处理结果的幅度误差略有增加。均值信号S0 + S14是幅度测量的差情况。衰减约为?0.055 dB，相当于0.63%的误差，与数学分析结果一致。THD相对于原始信号总体上无变化，SNR有0.5 dB到1 dB的改善。相位误差仍然非常低(<0.01°)，在大多数电力自动化应用中可以忽略不计。详情参见表3。
表3.测试结果，输入信号频率 = 2550 Hz
结论
大多数电力自动化应用的实际需要测量的输入信号在50 Hz到2550 Hz范围内。这些应用基本上都通过利用AD7616的灵活序列器和突发模式，来实现准同步采样以保证其各个模拟量通道之间被近似于同步的采样，而且整个系统测量的交流并不会降低。
