结合FPGA与结构化ASIC的设计

    那么，什么是结构化ASIC呢？其思路就是预先在硅片上嵌入必要的功能电路模块（逻辑功能 、时序产生、时钟网络、存储器和I/O等），以一种结构化的方法嵌入在一个基本平台内。对于一个给定组件，结构化ASIC具有已定义逻辑、内存、时钟网络和I/O资源等预加工的基本阵列，如图1所示。设计师只需要对的金属布线层进行个性化编程以完成设计，而不需要像ASIC设计那样定义芯片所有掩模层，由此带来的直接的影响就是掩模成本的大幅降低。随着设计要求工艺线宽的减小，结构化ASIC在掩模成本上的经济性将更加明显。这种结构化ASIC的硅片可以仓储，等待定单。通过RTL或网表来输入用户的设计，将用户的逻辑映射到逻辑单元和存储器块等模块中，并生成终的产品。

    现在从事结构化ASIC研究的公司已经有很多，如 Altera、 ChipExpress、Lightspeed、AMI、Synplicity等，利用结构化ASIC进行集成电路设计的流程基本相似。首先，尽可能利用FPGA进行原型设计；其次，一旦设计被验证无误，就可以转换成结构化ASIC进行批量生产。设计师利用FPGA-to-ASIC的转换方法，可以地发挥FPGA技术和结构化ASIC技术各自的优点，实现FPGA到结构化ASIC的无缝转换。Altera公司的结构化ASIC——HardCopy器件是一个典型的例子。Hardcopy系列自顶向下的设计流程如2所示。

    HardCopy器件的特征之一是可以利用与之能PIN对PIN兼容的FPGA在系统内进行功能验证。在使用Hardcopy器件进行电路设计时，设计师可以使用与用FPGA进行电路设计相同的软件、相同的EDA工具、相同的IP核以及相同的验证方法，实现了工业标准EDA工具环境的无缝集成。设计师可以用FPGA原型进行的功能测试，然后自动生成完成HardCopy设计所需要的所有文件。可以先将FPGA安装在系统上进行调试，一旦产品成熟，就可以在同一个座子上用 HardCopy器件替代FPGA器件。这种方法给设计师提供了极大的柔性，产品的TTM也随之显著缩短。

    结构化ASIC与其它的硬件设计平台的比较

    目前在进行复杂的数字电路的设计时，有许多不同的硬件设计平台可供设计师们来挑选，如标准单元专用集成电路（即ASIC）技术、现场可编程器件（FPGA）技术和结构化ASIC技术等等。表一给出了FPGA、结构化ASIC和标准单元ASIC在研制费用、性能和TTM等方面的比较。

    从表一可以看出，标准单元的SIC技术在电路的集成度、性能、功耗上具有极强的竞争力；如果能达到一定的量产，ASIC技术可提供的单片成本。然而，随着工艺上几何尺寸缩小的进步，标准单元ASIC技术风光不再，用标准单元ASIC技术进行集成电路设计的风险在成倍增长。电源电压的下降、信号之间的互相耦合以及深 亚微米的布线效应，都会在电路设计的过程中造成种种故障，查找、排除这些故障需要大量的时间；加上深亚微米电路设计时的时序收敛从原来的器件主导变成布线主导，都会使得标准单元ASIC的开发周期大大延长。如果设计中考虑稍有不周，生产出来的芯片存在缺陷或者电路虽能满足原设计要求但不能满足快速变化的市场需求，都有将会招致成本和时间的成倍增加。不过，对一些性能要求或功率要求非常严格的设计或者年需求量非常大甚至达到上百万的产品来说，标准单元ASIC技术仍然是上佳的选择。

    现在很多工程师选择FPGA来完成他们的电路设计，这是因为FPGA可以很快地完成设计验证，一旦设计通过验证，可在几秒或几分钟之内拥有一块实用的芯片，提供了短的TTM。同时，用来开发和调试FPGA设计的工具要比开发调试ASIC的工具便宜多得多。与别的硬件设计平台相比，FPGA技术降低了研发阶段的风险，NRE费用很低；设计师可以根据需要，随时对设计进行修补或改进；而且不必向供应商支付NRE费用。这是众多的工程师青睐FPGA的重要原因。但另一方面，FPGA的单片成本较高，的FPGA单价超过了1000美元！ 因此，对一些年需求量不超过5K到10K片批量的产品来说，成本相当昂贵。除了成本之外，与可比工艺制造的标准单元ASIC电路相比，FPGA消耗了更多的能量，提供了更少的容量，速度较慢，易受软故障和盗版的困扰。

    结构化ASIC技术介于FPGA技术和基于标准单元的ASIC技术之间，也称为模块化或结构化阵列。一方面，由于设计师只需要对的金属布线层进行个性化编程以完成设计，大幅降低了掩膜成本；另一方面，由于可借助FPGA进行原型设计，大幅降低了NRE成本。这使得结构化ASIC可以少于标准单元ASIC一半的时间和 30% 的NRE 来研制新品。与标准单元ASIC相比, 结构化ASIC在完成个芯片时它更加安全，不需面对工艺或者别的相关的问题。与相对应的FPGA相比，结构化ASIC的单片成本要低70%还要多。与标准单元ASIC方案相比，结构化ASIC的柔性要好，单片成本要低。结构化ASIC基本上是一个IP，可以用于DATAPATH和少量的逻辑。结构化ASIC在大部分设计已知、只需设计一部分电路或者需要优化TTM vs.价格的应用场合有较明显的优势。简而言之，结构化ASIC为中等批量的产品提供了成本的方案。

    当然，目前结构化ASIC技术也面临一些问题。譬如，与标准单元ASIC相比，结构化ASIC的单个门的面积要大些，系统的延时也要长些，效率低些；与FPGA相比，结构化ASIC的TTM要大；另外，由于结构化ASIC的不同结构，应该定制一些EDA工具，以便为结构化ASIC提供更快更好的服务。

    结构化ASIC技术的应用

    与标准单元ASIC和FPGA等技术一样，结构化ASIC的应用面也非常宽，如SOC、DSP、日常应用等。

    一般来说，片上系统（SOC）应用包含了有标准系统总线结构的嵌入式微处理器、支持通讯/控制IP、高速存储器接口和一些专门为特定用途设计的用户逻辑。图3为使用ARM处理器的SOC应用。

    典型的结构化ASIC器件提供了支持宽标准范围内的掩膜可编程I/O单元，可涵盖SOC应用中的I/O。例如，AMI半导体公司的 XPressArray-II结构化ASIC产品支持所有的东西，从高速DDR接口的SSTL 到特别设计的支持PCI-X 2.0接口的I/O单元。同时，结构化ASIC结构支持软综合的IP，来实现嵌入式微处理器和应用中所需要的相应的控制和通讯IP。结构化ASIC的这种柔性性质支持不同的SOC应用使用相同的结构面向不同的市场。由于采用了非常高速的嵌入式块RAM，即使是要求高速缓冲存储器的高端应用，也可通过使用标准的结构化ASIC的基本结构来支持。

    在DSP以及一般性的应用中，同样可以运用结构化ASIC技术。结构化ASIC技术可以很好地适用在许多桥接和布线器功能。在此类应用中，能胜任GB数据速率的高速I/O 单元非常关键。

    由结构化ASIC技术支持的其它通讯协议包括：266 MHz和533 MHz的、133 MHz的PCI-X 1.0 、USB 1.1 和2.0 控制器、10/100/1000 Ethernet MACs和CAN控制器等等。由于拥有在一个大范围内支持多个通讯协议的能力，结构化ASIC可以胜任许多的通讯应用。

    结论

    结合了FPGA和标准单元ASIC的长处的结构化ASIC技术，目前已开始成为集成电路设计的主要技术之一，对此业内人士应该予以一定的关注。