分析电接枝技术助力高深宽比TSV方案

　　随着科学技术快速的发展，电接枝技术在各个当中应用。3D-IC设计者希望制作出高深宽比（HAR>10:1）硅通孔（TSV），从而设计出更小尺寸的通孔，以减小TSV通孔群在硅片上的占用空间，终改进信号的完整性。事实上，当前传统的TSV生产供应链已落后于ITRS对其的预测。样做的结果要么影响产品的性能，要么使工艺占有成本高得无法接受。

　　当前，采用一种纳米技术解决方案可实现HAR>20:1的结构，而成本只占传统工艺的一部分。纳米技术（nanotechnology）是用单个原子、分子制造物质的科学技术。纳米科学技术是以许多现代先进科学技术为基础的科学技术，它是现代科学（混沌物理、量子力学、介观物理、分子生物学）和现代技术（计算机技术、微电子和扫描隧道显微镜技术、核分析技术）结合的产物，纳米科学技术又将引发一系列新的科学技术，这种膜比较薄，具有连续性和粘着性，且十分均匀。这项湿法工艺使用标准电镀工具，具有极高的成本效益。

　　TSV对3D-IC设计的影响

　　虽然把TSV融入主流半导体工艺还需要解决一些技术难题，但研究TSV对3D-IC设计流程的影响却十分必要。总的来说，TSV技术革新受到性能和功能进步等设计要求的带动，相反，多芯片模块（MCM）解决方案受到技术进步的推动，却一直不被主流技术所接纳。

　　我们的研究实例是一个移动通信应用的新型CPU子系统，在堆叠封装（PoP）结构中包含一个ARM11基微处理器、一个2Gb NAND存储芯片和一个1Mb DRAM芯片，这样，信号I/O的总数为330。采用低功率65nm技术制作的用于智能电话的三星S3C6410就是这种CPU子系统的典型实例。

　　为了对这一实例进行分析，我们设计了一个这种子系统的3D-IC堆叠，并使用TSV技术把3个芯片连接起来，其中小型低功率微处理器位于堆叠顶部，两个存储IC位于下部。当然也可以使用其它结构，不会影响从这一范例获得的结论。

　　让我们详细介绍一下微处理器的相关技术参数，并做出以下假设：IC尺寸为8×8mm，#信号TSV为330，#电源和接地TSV为660 （经验数据：是#信号 I/O的2倍），晶圆成本/mm2为0.10$。

　　假设共有1000个TSV，通孔密度可达16TSV/mm2。这样就可以计算出1000个TSV在IC上的空间占用情况。对深宽比分别为5:1、10:1和20:1的三种TSV进行了比较，前提条件是使它们保持相同的通孔深度和相同的禁用区标准。表1概况了所有相关数据并说明了硅片的实际占用情况。

　　表1清楚地表明了高深宽比TSV对缩小硅片面积的重要影响。节省的硅片面积随TSV深宽比的增大呈指数增长，随TSV密度的增大呈线性增长。换而言之，电接枝技术使TSV深宽比增大了3倍，使单位面积TSV的数量增加了8倍。在当前的范例中，采用深宽比为20:1的TSV取代5:1的TSV将使每个晶圆的成本收益达到731$。

　　信号完整性

　　不断缩小TSV的直径可能使信号完整性下降，这是它的不利之处。通孔排列得越紧密，串扰和其它寄生效应就会变得越明显。这个问题应当属于设计技巧的范畴，设计者便把许多TSV用作信号通孔周围的接地屏蔽。通过合理排列TSV，使每个TSV传送不同的信号， 9个小尺寸TSV的传输特性优于 1个大尺寸TSV（图1）。

　　在电接枝工艺过程中，来源于偏置表面的电子可充当先驱物分子的“键合籽晶”，在层籽晶先驱物和表面之间形成共价化学键。这是一种不使用喷涂或旋涂工艺就能把聚合物绝缘层直接“接枝”到硅表面的有效方法。这样，通过化学接枝技术改进了势垒和聚合物之间的粘着性。图2示出TSV深宽比为18:1，被电接枝膜完全堆叠所覆盖的TSV的SEM截图，还清晰展示了带有隔离、阻挡和Cu籽晶的高扇形通孔的顶部近观图。

　　占有成本（COO）

　　商用、批量生产电镀工具与电接枝技术所用的工具完全兼容，因此，与干法工艺相比，电接枝技术有很强的成本优势。图3对深宽比为6:1和10:1的TSV晶圆的批量生产成本优势进行了量化分析。对每个晶圆的膜淀积工艺（隔离、阻挡、籽晶）和完整的TSV制造流程（DRIE+隔离、阻挡、籽晶+CMP）的COO进行了比较。电接枝技术的成本效益远远超过了薄膜淀积工艺：在进行高速（=廉价的）DRIE工艺时，电接枝膜没有受到严重扇形边缘的影响而产生退化；由于这种膜具有高台阶覆盖率特性，晶圆表面只有少量的冗余材料需要通过CMP去除。这使TSV制造流程的总体成本下降了42%（表3）。

 

　　结论

　　现在产品的要求很高，需要不断的设备进行更换，每次对样品范例进行批次更新时，都要对基础设施进行重新改造，从而补充一些先进的技术要素。TSV也不例外，需要摆脱传统的真空基晶圆级工艺对成本和工艺的限制。电接枝技术运用了的设计原则，是一种适合批量生产的、可靠的TSV纳米制作技术。对于集成器件制造商（IDM）来说，要想实现专用产品的加工能力，只需要在湿法或干法ROI工艺之间做出抉择。