浅谈混合集成电路的EMC设计

　　1引言

　　混合集成电路（Hybrid Integrated Circuit）是由半导体集成工艺与薄（厚）膜工艺结合而制成的集成电路。混合集成电路是在基片上用成膜方法制作厚膜或薄膜元件及其互连线，并在同一基片上将分立的半导体芯片、单片集成电路或微型元件混合组装，再外加封装而成。与分立元件电路相比，混合集成电路具有组装密度大、可靠性高、电性能好等特点。相对于单片集成电路，它设计灵活，工艺方便，便于多品种小批量生产；并且元件参数范围宽、高、稳定性好，可以承受较高电压和较大功率。

　　混合集成电路是将一个电路中所有元件的功能部分集中在一个基片上，能基本上消除电子元件中的辅助部分和各元件间的装配空隙和焊点，因而能提高电子设备的装配密度和可靠性。由于这个结构特点，混合集成电路可当作分布参数网络，具有分立元件网路难以达到的电性能。混合集成电路的另一个特点，是改变导体、半导体和介质三种膜的序列、厚度、面积、形状和性质以及它们的引出位置得到具有不同性能的无源网路。

　　2电磁兼容原理

　　电磁兼容性（EMC）是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。因此，EMC包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。

　　任何一个电磁干扰的发生必须具备三个基本条件：首先要具备干扰源，也就是产生有害电磁场的装置或设备；其次是要具有传播干扰的途径，通常认为有两种方式：传导耦合方式和辐射耦合方式，第三是要有易受干扰的敏感设备。进行电磁兼容兼容（包括电磁干扰和电磁耐受性）的检测与试验的机构有苏州电器科学研究院、航天环境可靠性试验中心、环境可靠性与电磁兼容试验中心等实验室。

　　混合集成电路设计中存在的电磁干扰有：传导干扰、串音干扰以及辐射干扰。在解决EMI问题时，首先应确定发射源的耦合途径是传导的、辐射的，还是串音。如果一个高幅度的瞬变电流或快速上升的电压出现在靠近载有信号的导体附近，电磁干扰的问题主要是串音。如果干扰源和敏感器件之间有完整的电路连接，则是传导干扰。

　　3电磁兼容设计

　　在混合集成电路电磁兼容性设计时首先要做功能性检验，在方案已确定的电路中检验电磁兼容性指标能否满足要求，若不满足就要修改参数来达到指标，如发射功率、工作频率、重新选择器件等。为了防止一些电子产品产生的电磁干扰影响或破坏其它电子设备的正常工作，各国政府或一些国际组织都相继提出或制定了一些对电子产品产生电磁干扰有关规章或标准，符合这些规章或标准的产品就可称为具有电磁兼容性EMC（Electromagnetic Compatibility）。电磁兼容性EMC标准不是恒定不变的，而是天天都在改变，这也是各国政府或经济组织，保护自己利益经常采取的手段。

　　3.1工艺和部件的选取

　　混合集成电路有三种制造工艺可供选择，单层薄膜、多层厚膜和多层共烧厚膜。薄膜工艺能够生产高密度混合电路所需的小尺寸、低功率和高电流密度的元器件，具有高质量、稳定、可靠和灵活的特点，适合于高速高频和高封装密度的电路中。但只能做单层布线且成本较高。多层厚膜工艺能够以较低的成本制造多层互连电路， 从电磁兼容的角度来说，多层布线可以减小线路板的电磁辐射并提高线路板的抗干扰能力。因为可以设置专门的电源层和地层，使信号与地线之间的距离仅为层间距离。

　　其中多层共烧厚膜工艺具有更多的优点，是目前无源集成的主流技术。它可以实现更多层的布线，易于内埋元器件，提高组装密度，具有良好的高频特性和高速传输特性。此外，与薄膜技术具有良好的兼容性，二者结合可实现更高组装密度和更好性能的混合多层电路。

　　混合电路中的有源器件一般选用裸芯片，没有裸芯片时可选用相应的封装好的芯片，为得到的EMC特性，尽量选用表贴式芯片。选择芯片时在满足产品技术指标的前提下，尽量选用低速时钟。在HC能用时绝不使用AC,CMOS4000能行就不用HC。

　　混合电路的封装可采用可伐金属的底座和壳盖，平行缝焊，具有很好的屏蔽作用。

　　3.2电路的布局

　　在进行混合微电路的布局划分时，首先要考虑三个主要因素：输入/输出引脚的个数，器件密度和功耗。

　　在器件布置方面，原则上应将相互有关的器件尽量靠近，将数字电路、模拟电路及电源电路分别放置，将高频电路与低频电路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单独安排，远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。

　　高频元器件尽可能缩短连线，以减少分布参数和相互间的电磁干扰，易受干扰元器件不能相互离得太近，输入输出尽量远离。震荡器尽可能靠近使用时钟芯片的位置，并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直，尽可能使元器件平行排列。

　　在混合电路基片上电源和接地的引出焊盘应对称布置，均匀地分布许多电源和接地的I/O连接。裸芯片的贴装区连接到负的电位平面。

　　在选用多层混合电路时，电路板的层间安排随着具体电路改变，但一般具有以下特征。

　　（1）电源和地层分配在内层，可视为屏蔽层，可以很好地抑制电路板上固有的共模RF干扰，减小高频电源的分布阻抗。

　　（2）板内电源平面和地平面尽量相互邻近，一般地平面在电源平面之上，这样可以利用层间电容作为电源的平滑电容，同时接地平面对电源平面分布的辐射电流起到屏蔽作用。

　　（3）布线层应尽量安排与电源或地平面相邻以产生通量对消作用。

　　3.3导线的布局

　　在电路设计中，往往只注重提高布线密度，或追求布局均匀，忽视了线路布局对预防干扰的影响，使大量的信号辐射到空间形成干扰，可能会导致更多的电磁兼容问题。

　　3.3.1地线的布局

　　地线不仅是电路工作的电位参考点，还可以作为信号的低阻抗回路。地线上较常见的干扰就是地环路电流导致的地环路干扰。解决好这一类干扰问题，就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响，而数字电路输出低电平时，对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作，还会造成传导和辐射发射。

　　地线的布局要注意以下几点：

　　（1）根据不同的电源电压，数字电路和模拟电路分别设置地线。

　　（2）公共地线尽可能加粗。在采用多层厚膜工艺时，可专门设置地线面，这样有助于减小环路面积，同时也降低了接受天线的效率。并且可作为信号线的屏蔽体。

　　（3）应避免梳状地线，这种结构使信号回流环路很大，会增加辐射和敏感度，并且芯片之间的公共阻抗也可能造成电路的误操作。

　　（4）板上装有多个芯片时，地线上会出现较大的电位差，应把地线设计成封闭环路，提高电路的噪声容限。

　　（5）同时具有模拟和数字功能的电路板，模拟地和数字地通常是分离的，只在电源处连接。

　　3.3.2电源线的布局

　　一般而言，除直接由电磁辐射引起的干扰外，经由电源线引起的电磁干扰为常见。因此电源线的布局也很重要，通常应遵守以下规则。

　　（1）电源线尽可能靠近地线以减小供电环路面积，差模辐射小，有助于减小电路交扰。不同电源的供电环路不要相互重叠。

　　（2）采用多层工艺时，模拟电源和数字电源分开，避免相互干扰。不要把数字电源与模拟电源重叠放置，否则就会产生耦合电容，破坏分离度。

　　（3）电源平面与地平面可采用完全介质隔离，频率和速度很高时，应选用低介电常数的介质浆料。

　　（4）芯片的电源引脚和地线引脚之间应进行去耦。去耦电容采用0.01uF的片式电容，应贴近芯片安装，使去耦电容的回路面积尽可能减小。

　　（5）选用贴片式芯片时，尽量选用电源引脚与地引脚靠得较近的芯片，可以进一步减小去耦电容的供电回路面积，有利于实现电磁兼容。

　　3.3.3信号线的布局

　　在使用单层薄膜工艺时，一个简便适用的方法是先布好地线，然后将关键信号，如高速时钟信号或敏感电路靠近它们的地回路布置，对其它电路布线。信号线的布置根据信号的流向顺序安排，使电路板上的信号走向流畅。

　　如果要把EMI减到，就让信号线尽量靠近与它构成的回流信号线，使回路面积尽可能小，以免发生辐射干扰。低电平信号通道不能靠近高电平信号通道和无滤波的电源线，对噪声敏感的布线不要与大电流、高速开关线平行。如果可能，把所有关键走线都布置成带状线。不相容的信号线（数字与模拟、高速与低速、大电流与小电流、高电压与低电压等）应相互远离，不要平行走线。

　　导带的电感与其长度和长度的对数成正比，与其宽度的对数成反比。因此，导带要尽可能短，同一元件的各条地址线或数据线尽可能保持长度一致，作为电路输入输出的导线尽量避免相邻平行，在之间加接地线，可有效抑制串扰。低速信号的布线密度可以相对大些，高速信号的布线密度应尽量小。

　　在多层厚膜工艺中，除了遵守单层布线的规则外还应注意：

　　尽量设计单独的地线面，信号层安排与地层相邻。不能使用时，必须在高频或敏感电路的邻近设置一根地线。分布在不同层上的信号线走向应相互垂直，这样可以减少线间的电场和磁场耦合干扰；同一层上的信号线保持一定间距，用相应地线回路隔离，减少线间信号串扰。每一条高速信号线要限制在同一层上。

　　3.3.4时钟线路的布局

　　时钟电路一般由晶体震荡器、晶震控制芯片和电容组成。时钟电路应用十分广泛，如电脑的时钟电路、电子表的时钟电路以及MP3MP4的时钟电路。现在流行的串行时钟电路很多，如DS1302、DS1307、PCF8485等。这些电路的接口简单、价格低廉、使用方便，被广泛地采用。实时时钟电路DS1302是DALLAS公司的一种具有涓细电流充电能力的电路，主要特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。采用普通32.768kHz晶振。

　　时钟电路在数字电路中占有重要地位，同时又是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱可达160MHz。因此设计好时钟电路是保证达到整个电路电磁兼容的关键。关于时钟电路的布局，有以下注意事项：

　　（1）不要采用菊花链结构传送时钟信号，而应采用星型结构，即所有的时钟负载直接与时钟功率驱动器相互连接。

　　（2）所有连接晶振输入/输出端的导带尽量短，以减少噪声干扰及分布电容对晶振的影响。

　　（3）晶振电容地线应使用尽量宽而短的导带连接至器件上；离晶振近的数字地引脚，应尽量减少过孔。

　　4结束语

　　本文详细阐述了混合集成电路电磁干扰产生的原因，并结合混合集成电路的工艺特点提出了系统电磁兼容设计中应注意的问题和采取的具体措施，为提高混合集成电路的电磁兼容性奠定了基础。