一种高分辨率图像采集系统的设计与实现

　　摘 要： 为了解决高像素CMOS图像采集传感器MT9T001和一些没有视频采集控制器的DSP接口难的问题，采用了2KB容量的线缓冲FIFO＋CPLD的方案，结合TI公司的6000系列DSP芯片TMS320C6711的EMIF接口，在DSP中设计了采集图像的中断程序，通过DSP将采集的图像写到SD卡中，终证明了本采集方案的可行。接下来本文就讲方案的具体设计。

图像传感器属于光电产业里的光电元件类，随着数码技术、半导体制造技术以及网络的迅速发展，目前市场和业界都面临着跨越各平台的视讯、影音、通讯大整合时代的到来，勾划着未来人类的日常生活的美景。以其在日常生活中的应用，无疑要属数码相机产品，其发展速度可以用日新月异来形容。短短的几年，数码相机就由几十万像素，发展到400、500万像素甚至更高。不仅在发达的欧美国家，数码相机已经占有很大的市场，就是在发展中的中国，数码相机的市场也在以惊人的速度在增长，因此，其关键零部件——图像传感器产品就成为当前以及未来业界关注的对象，吸引着众多厂商投入。以产品类别区分，图像传感器产品主要分为CCD、CMOS以及CIS传感器三种。本文将主要简介CMOS传感器的技术。

CMOS图像传感器于80年代发明以来，由于当时COMS工艺制程的技术不高，以致于传感器在应用中的杂讯较大，商品化进程一直较慢。时至今日，CMOS传感器的应用范围也开始非常的广泛，包括数码相机 、PC Camera、影像电话、第三代手机、视讯会议、智能型保全系统、汽车倒车雷达、玩具，以及工业、医疗等用途。在低档产品方面，其画质质量已接近低档CCD的解析度，相关业者希望用CMOS器件取代CCD的努力正在逐渐明朗。CMOS传感器有可细分为：被动式像素传感器CMOS（Passive Pixel Sensor CMOS）与主动式像素传感器CMOS（Active Pixel Sensor CMOS）。

随着CMOS技术的发展，原来CMOS图像传感器比CCD噪声大的特点得到大大改善，并且以其成本低、功耗低、单一工作电压、集成AD转换器、数字形式数据输出、图像大小可编程控制等优点，在摄像头、微型数码照相机、扫描仪、手机、可视电话、视频会议等众多领域应用。

从产品的技术发展趋势看，无论是CCD还是CMOS，其体积小型化及高像素化仍是业界积极研发的目标。因为像素大则图像产品的分辨率越高，清晰度越好，体积越小，其应用面更广泛。

　1 系统设计

由于大部分DSP都有与SDRAM、Flash、SRAM、FIFO等存储器接口的EMIF接口，而没有直接与CMOS/CCD固体图像传感器接口的控制器。所以采用CPLD作为图像传感器到FIFO以及FIFO到DSP的一个时序协调控制器。同时由于图像传感器的像素时钟PIXCLK很高，可以达到48MHz,固体图像传感器的图像数据量大，而FIFO的容量有限，一般都是几K、几十K字节，对于高像素的图像来说，FIFO只能充当线缓冲的作用，要作为帧缓冲，除非系统对速度要求很高，否则成本太高。由于采集到DSP中的图像数据量很大，靠写文件的方式来验证采集的数据非常慢，所以本系统采用GPIO设计了一个SD卡的控制器，通过写BMP文件，对采集的图像进行验证。系统设计框图如图1所示。

本系统设计的关键在于DSP采用何种方式去读取FIFO中的图像数据。很多方案中都是启动EDMA读取FIFO中的图像数据，当FIFO半满时中断DSP启动EDMA读取数据，这样对FIFO读时钟的频率要求很高，需要读时钟为写时钟的2倍。但这种方案存在问题，即FIFO时钟的选择问题。EMIF口的在EDMA启动的过程中都是一些不稳定不规则的负脉冲信号，难以选择作为FIFO的读时钟。这种采用EDMA的方案在TMS320DM642中可行，因为TMS320DM642能与FIFO无缝连接。

2 硬件设计

2.1 硬件电路图

本系统硬件连所示，所采用的图像传感器型号是MT9T001，它是一款主要针对数码相机领域的CMOS图像传感器。与其他的CMOS图像传感器相比，有以下明显的特点：

（1）像素大小可以通过IIC接口改变相应寄存器进行硬件裁剪。

（2）高的帧速，输出为QXGA分辨率（2 048×1 536）时，可以达到12f/s，而输出为VGA分辨率（320×240）时，有93f/s。

（3）MT9T001型CMOS图像传感器可以采集到比较清晰的Bayer格式图像，经双线性差值进行格式转化后，可以基本还原图像的本来色彩。

（4）具有AF对焦窗口的图像输出格式，如图3所示，（2 048×512）时，可以达到30f/s。

（5）应用嵌入式系统进行图像的采集，有利于系统的小型化设计，将灰度的Bayer格式图像转化为彩色的RGB格式，使图像的可视性更好，应用范围更广。

硬件设计主要体现在CPLD的逻辑上面。本系统采用ALTERA公司的CPLD芯片EPM240作为系统的逻辑控制器件，有80个I/O引脚和240个逻辑单元，资源足够满足各种方式的采集设计的需要。

DSP采用TI公司的TMS320C6711DSK板，TMS320C6711DSK有以下特点：

（1）板上留有2个80脚的接口，方便系统扩展；

（2）EMIF接口有两种时钟模式可以选择，时钟频率分别为150MHz和100MHz；

（3）100MHz的16MB同步动态存储器（SDRAM）；

（4）直接提供1.8V和3.3V直流电源；

（5）JTAG仿真器，可支持并口或外接XDS510支持；

（6）1个并行接口，主机可通过该并口访问开发板上的存储器；

（7）150MHz主频，可执行900 MFLOPS浮点操作；

（8）128KB的可编程Flash存储器；

（9）16位语音CODEC电路。

2.2 CPLD内部的逻辑

TMS320C6711的EMIF口连接异步存储器的时序。

　　从时序可以看出， 在的上升沿便读取数据，所以用这个引脚来作为读取FIFO的时钟合适。如果用ECLKOUT读取，需要在CPLD中设计计数器，很不方便，也不灵活。

3 软件设计

　　3.1 图像传感器的配置

SCLK和SDATA两条线构成了该串行总线，SCLK为串行时钟，SDATA为串行数据。两条线通过1.5kΩ的电阻上拉到3.3V。在实际应用中，通过上拉1.3kΩ电阻，用TMS320VC6711（外扩一片EPM240实现）模拟总线时序，完全可以达到要求。其操作方法几乎和IIC总线一样，在速度和位数上稍微有一点差别，限于篇幅不再赘述。

芯片内部集成了模拟处理电路（10bit A/D转换器，放大器）、时钟控制电路（反相，相位调节）、图像大小调节、原点定位、白平衡调节、曝光调节、帧速率调节等众多功能电路，所有这些控制都通过一个串行总线口进行操作（SCLK和SDATA）。数据输出则为10bit并行口，数据同步时钟PIXCLK，行同步LINE_VALID和帧同步信号FRAME_VALID。

在本系统设计中，由于在绿色通道增益的情况下采集到的图像还是偏绿，所以对红色和蓝色通道的增益调大了少许。

3.2 系统的主体程序

为了便于后期图像处理和分析工作，采用了DSP BIOS的程序设计架构。BIOS上的程序总体设计流程图如图8所示。

中断触发源采用了EXT4，即外部中断引脚中断。而外部引脚连接的是行有效信号，这样，每一行便触发中断，然后在中断服务程序中通过读取FIFO的数据到SDRAM中，完成一行数据的采集，通过行计数器来判断一帧是否传完。值得注意的是，本系统的软件设计没有采用两级中断来保证行读到的图像数据就是图像本身的行，而是采用读取行同步信号的上升沿来简化程序。

由于在TI公司的CCS3.1开发环境下面写文件方式的速度太慢，所以采用DSP写SD卡的方法来保存图像数据，采集到更加清晰的图像。

MT9T001图像传感器的灵敏度很高，在很低的照度下都能清晰成像。要调整好镜头的光圈以避免出现局部过曝光的现象。

虽然采用DSP的EMIF接口外加FIFO行缓冲器的方案没有那些有专门视频接口的DSP的VP0-VP3端口方便，但本方案具有成本上的优势；同时在浮点运算特别多的图像算法中，本方案的算法效率要比DM642高。

实验证明，本系统适合带有EMIF接口的DSP系统，这种图像采集接口还能很好地移植到其他基于DSP的图像采集与处理系统中