探究实用低功耗CPLD设计

　　随着科技的发展，很多技术对于现在的工程师在设计上是必要的。每个便携设备或者手持设备工程师都知道使功耗化是当前设计需要的。但是，一个经验丰富的工程师就会明白微妙的细节可以使电池寿命延长到。这篇文章主要关注老练的怎样使用极低功耗的CPLD从嵌入式设计的I/O子系统里去挤出一点功耗。

　　我们先回顾一下CPLD在嵌入式设计中一般被用来减少功耗和版大小，以及BOM成本。接下来，我们看怎样在待机模式下减少CPLD功耗，不只是小心选择设备，而且是选择一个合适的总线结构。我们在工作状态下的节能探索将包括选择逻辑门技术，智能I/O设计技术及电压供电管理技术。

　　便携式或手持产品涉及任何工程师都知道，降低功耗消费是对今后的设计是必要的。其中重要的细节便是怎么延伸一个系统的电池寿命的值。在这篇文章中我们将重点放在如何将这些经验丰富的采用超低功耗 复杂可编程逻辑器件（CPLD）来了解智能I / O子系统的嵌入式设计。

　　我们将首先检讨如何CPLD是常用来缩小嵌入式设计功率，电路板空间和BOM成本。下一步，我们将看到一个CPLD如何尽量减少在其待机模式功耗，不仅通过仔细选择器件本身，而且还通过选择适当的巴士泊车计划。我们的节能探索在积极运作，包括技术，如选择性的逻辑门，智能I / O设计和精密的电源电压管理。

　　备用电源基础

　　在掌握功耗CPLD的步是要了解设备 在他们的经营行为和待机状态（也称为静态）。由于许多器件在待机状态下度过了大部分时间，我们将仔细看看这个经常被误解模式。

　　CPLD是一个据说是在待机状态时，该设备已申请其输入功率 但其内部的逻辑是不计时。在这种状态下，仍然吸引CPLD的一些权力 由于其漏电流和偏置（虽然大大低于当它的实际 运作）。泄漏电流会随着温度的变化，工作电压和 制造工艺。

　　一个CPLD内偏置电流是由负载，如内部振荡器，上拉/下来我电路/ O线和其他固定开销，目前无论是 无论设备的逻辑功能正在使用。不像泄漏电流，偏置电流相对温度和电压范围内保持稳定，但可以通过适当的控制设备的配置。