Allegro是Cadence 推出的先进 PCB 设计布线工具。 Allegro 提供了良好且交互的工作接口和强大完善的功能,和它前端产品Cadence、OrCAD、Capture的结合,为当前高速、高密度、多层的复杂 PCB 设计布线提供了完美解决方案。
Allegro 拥有完善的 Constraint 设定,用户只须按要求设定好布线规则,在布线时不违反 DRC 就可以达到布线的设计要求,从而节约了烦琐的人工检查时间,提高了工作效率!更能够定义线宽或线长等参数以符合当今高速电路板布线的种种需求。
软件中的 Constraint Manger 提供了简洁明了的接口方便使用者设定和查看 Constraint 宣告。它与 Capture 的结合让 E.E. 电子工程师在绘制线路图时就能设定好规则数据,并能一起带到Allegro工作环境中,自动在摆零件及布线时依照规则处理及检查,而这些规则数据的经验值均可重复使用在相同性质的电路板设计上。
在allegro中,由于元件的封装出现了错误,需要修改元件封装,这时需要执行下面二步
1、步先在allegro中打开需要修改的元件封装dra,修改完后保存,如果是要换成另一个封装或者全部新建来更新,请保证元件名与原来一致,另外注意存放目录是原来的路径
2、关键的第二步,allegro自带一个更新功能,它在place菜单下
有一个Update Symbols菜单,点击它
这里可以在package symbols目录下列出了你制作的个人封装,找到你已经修改的封装元件打上勾,然后点击Refresh按钮就可以更换封装了。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。