8-14位DAC AD5450/1/2/3的精密、双极性配置

     电路功能与优势

　　本文所述电路为一种双极性、精密DAC配置，采用精密乘法DAC AD5450/AD5451/AD5452/AD5453 和低噪声运算放大器 AD8066 。DAC是可编程元件，放大器选择则决定或速度性能。对于精密、高、低噪声应用，可以用AD8066等双路运算放大器来提供电流电压转换和信号调理。驱动VREF输入需采用 ADR01 等低噪声基准电压源，利用一个低噪声、低带宽输出放大器则可获得输出噪声性能。该电路的主要优势：基准电压输入阻抗恒定、恒定，并且VREF可以超过DAC VDD电源电压。

图1：双极性精密直流转换

　　电路描述

　　在许多应用中，可能需要产生全四象限乘法操作或双极性输出摆幅，如图1所示。利用以A1和A2表示的一个双路放大器和一些外部电阻即可轻松实现。在该电路中，放大器A1执行电流至电压转换，第二个放大器A2提供两倍的增益。利用基准电压提供的偏置电压使外部放大器偏置，便可实现全四象限乘法操作。在直流应用中，驱动基准输入的适用基准电压源是ADR01，这是一款高、高稳定性、10 V精密基准电压源。基准电压源的温度系数和长期漂移性能均为要求高转换应用的主要考虑因素，所以是此类应用的理想器件。

　　AD5450/51/52/53均采用5 V CMOS工艺设计，电源电压VDD为2.5 V至5.5 V。AD5450/51/52/53接受达10 V的VREF输入范围，如图所示；输出放大器的电源必须是双极性电源，并具有足够的动态余量以适应模拟输出范围。此电路的传递函数显示，当输入数据D从代码0(V_OUT = − V_REF)递增至中量程(V_OUT = 0 V )、满量程(V_OUT = +V_REF)时，正负输出电压均会产生。VOUT以下式表示：

　　V_OUT = [V_REF x D/2^(n-1)] – V_REF

　　其中n为DAC的分辨率，D为载入DAC的数字字。D = 0至255（8位AD5450）；D = 0至1023（10位AD5451）；D= 0至4095（12位AD5452）；D= 0至16383（14位AD5453）；n为位数。

　　此电路的电流电压转换(I-V)级中使用了运算放大器。该运算放大器的电源电压限制了DAC可以使用的基准电压。运算放大器的偏置电流和失调电压均为选择精密电流输出DAC的重要标准，因此该电路采用具有超低失调电压和偏置电流的AD8066运算放大器。运算放大器的输入失调电压也会和电路的可变增益（由于存在DAC的代码相关输出电阻）相乘。由于放大器的输入电压出现失调，因而两个相邻数字小数之间的噪声增益变化会使输出电压产生步进变化。此输出电压变化与两个代码间所需的输出变化相叠加，引起差分线性误差；如果该误差足够大，可能会导致DAC非单调。一般而言，为了确保整个代码内步进时保持单调性，输入失调电压应为LSB的一小部分。补偿电容C1用来防止闭环应用中出现响铃振荡或不稳定问题，可用典型值范围为1 pF至5 pF。

　　在任何注重的电路中，精心考虑电源和接地回路布局有助于确保达到额定性能。AD5450/51/52/53 DAC的印制电路板应采用模拟部分与数字部分分离设计，并限制在某些电路板区域内。如果DAC所在系统中有多个器件要求AGND至DGND连接，则只能在一个点上进行连接。星形接地点应尽可能靠近器件。这些DAC应具有足够大的电源旁路电容10 ?F，与电源上的0.1 ?F电容并联，并且尽可能靠近封装，是正对着器件。0.1 µF电容应具有低有效串联电阻(ESR)和低有效串联电感(ESI)，与高频时提供低阻抗接地路径的普通陶瓷型电容一样，能够处理内部逻辑开关所引起的瞬态电流。电源处也应当运用低ESR 1  µF至10  µF钽电容，以便尽可能减少瞬态干扰，并滤除低频纹波。VREF与RFB之间的PCB金属走线也应当匹配，使增益误差达到。为了优化高频性能，电流电压放大器应尽可能靠近DAC。

　　常见变化

　　OP2177是另一款适合该电流电压转换电路的双路运算放大器，它同样具有低失调电压和超低偏置电流特性。ADR02和ADR03也是适用的低噪声基准电压源，分别提供5.0 V和2.5 V输出，与ADR01同属一个基准电压源系列。另一种适用的低噪声基准电压源系列是ADR441和ADR445