串联PNP型晶体管的低压线性调节器

　　串联PNP型晶体管的线性调节器压差可以降至1V，甚至0.5V。其原因结合如图说明如下。

　　如图a 串联NPN型晶体管的线性调节器和PNP型晶体管的线性调节器

　　如图a为串联NPN型晶体管的情况。晶体管基极要求注入电流，产生电流的电压必须高于（Uo+Ube），约为（Uo+1V）。若基极串联一个电阻，则电阻的输人端电压必须高于（Uo+1V）以使电流流过。而经济易行的方法是用串接晶体管的供电电压（初始直流电压）向基极电阻供电。

　　但是，初始直流电压（市电电压低限输入时对应的纹波谷值）不能与（Uo+1V）（额定基极输入电压）太接近。若太接近，则串联电阻Rb的阻值必须很小，以使大电流输出时仍可以提供足够的基极电流。但这样做在市电电压高限输入（Udc-Uo）很大时，Rb将向基极提供过大的电流使大量电流转向电流放大器而加大其损耗。

　　正是因为存在上述问题，所以要求市电电压低限输人时，对应的纹波谷值电压必须比输出电压保有2.5V（而非1V）压差。这样做就使Rb基本成为恒流电阻，使流过Rb的电流在整个输入市电电压的波动范围内基本不变。

　　然而若串联PNP型晶体管，如图b所示，则由于驱动电流是向外流动，并且是流入电流放大器的，所以不会出现上述问题。Udc和Uo的差值只受串联晶体管Uce-Ic曲线弯度（knee）的影响。它使串联PNP型晶体管时的压差可以降至1V甚至0.5V，从而减少损耗提高了效率。但就集成电路制造工艺而言，在同样芯片上集成较大电流的PNP型晶体管要比集成较小电流的NPN型晶体管更困难。