CoolRunner-II实现IrDA和UART设计

　　如图所示为UART IrDA系统框图，其中16倍的时钟来源于外部分立器件或UART接口。

　　如图 UART IrDA系统框图
　　本设计中提供的Verilog源程序包括了UART的发送模块和接收模块，发送数据和接收数据通过一个8位的并行口传递。设计中提供的IrDA的Verilog源码模拟了安捷伦的HSDL-7000器件，其中包含编解码部分，每个编解码操作都是在16倍的时钟的驱动下完成的。而且此时钟满足的条件为初始化时，IrDA的数据速率为9.6 Kb/s，之后调整到16倍波特率。