特性:
采样速率:125 MSPS
12 位无丢失码
3.5 dB 粗略增益以及高达 6 dB 的可编程精细增益,以实现对 SNR/SFDR 值进行折中平衡
并行 CMOS 和双倍数据速率 (DDR) LVDS 输出选项
可支持正弦、LVCMOS、LVPECL、LVDS 时钟输入以及低至 400 mVPP 的时钟振幅
时钟占空比稳定器
可支持外部参考的内部参考
参考设计无需外部去耦
可编程输出时钟位置和驱动强度,以简化数据采集
3.3 V 模拟电源和 1.8 V~3.3 V 数字电源
采用 32-QFN 封装 (5 mm × 5 mm)
引脚兼容的 12 位产品系列 (ADS612X)
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。