对于有符号DA滤波器而言，还需要一个额外的状态。参照变量count7来处理符号位：
图给出了输入序列（1，－3，7）的仿真结果，正如我们所希望的，输出y＝-410＝11111002C。这一设计使用了65个LC，以J33.44MHz的Registered Performance运行。
图 输入（1，－3，7）的3抽头有符号FIR滤波器的仿真
为了提高DA滤波器的速度，可以采用开式环。输入采用逐次采样（每次一个字）、位并行形式。在这种情况下，对于输入的每一位都需要配置相应单独的表。且表的规模不固定（输入位宽等于滤波器抽头的数量），表的内容是相同的。如果我们像前面提到的，采用组件定义LO表的话，明显的优点就是降低了VHDL代码的规模。为了加以说明，下面来研究一下前面的3个系数，4位输入的示例的开式环形式。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
