在主机与新型的高速控制器之间的连接被重新加以定义，以支持高达480 MHz的传输效能表现。图显示了旧型（全速／低速）与全新的高速接口连接方式。其中，新的标准下采用90Ω的差分阻抗（differential characteristic impedance）以搭配差分电流模式信号（differential current mode signaling），并且采用相同的NZRI编码机制。但是，对于SYNC信号、EOP信号以及闲置状态等，也略做了修改（在下一章中将再做详尽的介绍），只不过也必须同时搭配其他相关规范，以便严格控制游离电容（stray capacttance）、点对点抖动（peak to peak jitter）与上升／下降时间等因素。这样，才能使得信号的传输速度能够更加快速。
图 标准型USB V1．1与2．0规范总线连接过程
高速外围设各与主机控制器进行连接时，系统会将它视为一组配置有提升电阻的标准型全速设各。在总线进行重置时，外围设备会根据信号交换协议，将传输电流传回主机以指示主机。这个外围设各为USB 2．0接口规范并具各高速传输能力。在完成信号交换协议之后，外围设备将会把提升电阻打开（detach），所有的组件会开始进行高速传输通信。当USB 2．0规范的外围设各与旧型主机相连接时，这种模式便具各向下兼容能力。也就是当信号交换协议失败时，外围设各会自动开始仿真并转为全速设各模式运行。此时，用户会感觉到运行效能降低，但实际上仍能顺利地进行所指派的工作。由于USB 2．0是采用了现有的信号机制，若是在联机环境中未安装终端电阻，系统就会通过双倍的电压检测出USB设各的移除。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
