数字信号处理FPGA设计的编译

　　在MaxPlusII软件环境下，要检查和编译文件，首先要启动软件，选择File/Open加载fun_text.vhd文件。注意：上边和左边的菜单有所变化。VHDL设计⁴如下：

　　在代码开头部分的对象LIBRARY中包括预定义模块和定义。Entity模块确定了元件的I／O接口和类属变量。附带元件说明的3个模块（请参阅标识符add1、reg1、rom1）称为类子程序。“select1”PROCESS结构是用来选择8个有效位并在ROM中寻址的。为将目标设置为当前文件，需要选择File|Select|Set Project to Current File。为了优化速度的设计，可以选择菜单Assign|Global Project Logic Synthesis的选项Optimize10（速度），并设定Global Project LogicSynthesis STyle为FAST。通过菜单中的Assign Device for Device Family的选项FLEXIOK来设定元器件的类型为FLEX10K70。我们在Devices中选择的元器件是FLEXl0K70RC240-4。为了能够选择速度等级4ns，有必要根据所用的元器件将Show Only Fastest Grades选项反选。下一步利用快捷键（Ctrl＋K）或者选择File|Project|Save＆Check来启动语法检查程序。编译器检查基本的语法错误并生成网络表文件fun_text.onf。在语法检查成功后，就可以选择编译器窗口内的START按钮或者选择File｜Project｜Save＆Compile开始进行编译。如果所有的编译步骤都顺利完成，设计也就完整地实现了。图1总结了编译过程中的所有处理步骤，这些步骤如MaxPlusll编译器窗口中所示。

　　图1 MaxPlusll中的编译步骤

　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）