对于一个给定电路，即di/dt不变的情况下，要减小同步开关噪声就得尽量减小回路的等效电感Leff。可以把Leff划分为3个部分：芯片内部开关输出回路等效电感Leff,P；芯片外部开关驱动从高电平到低电平输出的回路等效电感Leff,HL；芯片外部开关驱动从低电平到高电平输出的回路等效电感Leff,LH。
由于芯片外同步开关在工作的时候，1到0的变化与0到1的变化同时存在，并且跳变不一致，因而导致某些回流方向相反，会因耦合而降低等效电感。在实际分析中，为了预测坏的可能，都把所有的同步开关状态按一致变化情况处理。
芯片封装问题是导致同步开关噪声的根源，除此之外还有接插件和连接器。如何比较芯片封装的优劣，上面介绍的信号回路等效电感Leff就是一个很好的参考指标，一般Leff越大，意味着同步开关噪声也越大。如表所示举例分析了两种封装的等效电感。但在实际应用中，为了权衡电源稳定性和信号干扰之间的重要性，Leff大也并不代表封装质量很差。
表 信号回路等效电感Leff评估芯片封装举例
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
