减小同步开关噪声的其他措施

　　由于芯片封装与电源平面的电感和电阻会引发电源噪声，电源噪声会在地平面上产生电压波动，此波动对其他共电源／地总线的静态驱动将构成严重的干扰，甚至引起错误的触发。负载电容的增加、负载电阻的减小、地电感的增大和开关器件数目的增加均会导致同步开关噪声的增大。由式（4－4）可知，可以采取下面的措施减小同步开关噪声。

　　· 增大信号的翻转时间。例如—些ASIC，提供了慢速和快速工作模式的选择，可使用慢速工作模式增大信号的翻转时间。

　　· 合理布局电源／地引脚。对于一些采用BGA、QFP等封装形式的芯片，同一类型的电源或地（如同是数字地或同是模拟地）引脚往往不止一个，尽管这些引脚在内部逻辑上都是连通的，但安排芯片的电源时，应当将同一类型的电源和地等价对待。

　　· 使用差分信号线传输信号可以抑制流过寄生参数器件的电流。

　　另外，因为只有构成回路，整个电路才能工作，所以每条信号线上的电流必然要找一条路径以从末端回到源端，一般选择与之相近的平面。电源／地平面在电路中是分割开的，地层分割为数字地、模拟地等，当模拟信号串人到数字地线区域时，或相反的情况，就会产生地平面回流噪声。这里就要引入20H原则了。

　　所谓 20H原则就是相对地平面，电源平面需要缩进PCB20倍厚度的距离进行布线；同理，对于信号走线，也可采用20H原则，即在电源或地的参考平面内也需要缩进20H再布线。据测算，这样可以有效地减少70％的边缘场辐射强度，分别如图1、图2、图3所示。

　　图1 相同尺寸的电源平面和地平面

　　图2 按20H规则布局的电源平面和地平面

　　图3 按20H规则布局的多电源平面和地平面

　　宝图1所示中，电源平面和地平面的布局尺寸相同，此种情况容易引起噪声，电源完整性遭到破坏。正确的设计应考虑20H原则，分别如图2和图3所示。

　　在信号速率很低时，回流沿电阻的通路；当速率较高时回流则沿电感的通路。

　　以PCB的设计经验看，返回通路位于接地层上，当回流到达驱动元件时，旁路电容会提供通向正确电压层的通路。为了维护良好的信号质量，需要提供一个干净的畅通无阻的返回通路。这里向用户提供几条简单的规则：

　　· 在接地层必须避免铜皮断裂，如果时钟信号线路在铜皮断裂带上方通过，这个断裂带将导致时钟的返回通路电流绕着断裂带返回，这将增加通路的电感并减少信号线路上时钟脉冲的上升时间，同时还将增大串扰的可能性。

　　· 各层要尽可能连续，放置过多的隙孔可能会导致回流沿着非通路传播。