元件的引脚电感

　　元件封装的所有引脚都会存在电感，电感所带来的一个重要的问题就是地弹。本书的第3章对地弹有详细的介绍。如果地弹幅值过大，超过了元件的噪声门限值，就可能产生错误信息，从而产生错误的触发操作。当工作的信号频率很高时，地弹的正、负脉冲会产生振铃现象，从而产生射频辐射。

　　元件的引脚电感是由引脚的结构设计和用于引脚和晶粒的连接方法所决定的。倒装芯片（Flip chip）封装方式是近发展的封装技术，其的特点是引脚电感，应用相当广泛。其次，常用的元件内部封装还有引线键合（Wire bonding）和载带自动键合（Tapeautomatedbonding）。

　　在选择元件时要尽可能选择引脚电感小的元件，特别是对于高速电路设计。如表所示为几种常用封装的引脚电感。

　　表 一些典型元件封装的引脚电感值

　　从表中可以看到，贴片元件的引脚电感比同样引脚数量的通孔元件的引脚电感小，引脚间的耦合电容也小。同时贴片元件占用空间很小，在设计高速PCB时可以优先考虑。

　　元件的封装处由于引脚电感、PCB走线电感的存在，则在元件的封装处会产生干扰电流的环路，从而导致射频辐射.如图（a）所示的电源和地间的距离比图（b）所示的短，所以图（a）所示形成的环路较短，产生的辐射也较小。

　　和减小元件引脚电感一样，为了减小元件封装产生的环路，可以选择小尺寸元件，结合PCB整体的成本考虑，还可以优先选择贴片元件。