等数字频率计涉及到的汁算包括加、减、乘、除，耗用的资源比较大，用一般中小规模CPLD/FPGA芯片难以实现。困此，我们选择单片机和CPLD/FPGA的结合来实现。电路系统原理框图如图1 所示，其中单片机完成整个测量电路的测试控制、数据处理和显示输出；CPLD/FPGA完成各种测试功能；键盘信号由AT89C51单片机进行处理，它从CPLD/FPGA读回计数数据并进行运算，向显示电路输出测量结果：显示器电路采用七段LED动态显示，由8个芯片74LS164分别驱动数码管。
图1 等数字频率计电路系统原理框图
系统的基本工作方式如下：
（1）PO口是单片机与FPGA的数据传送通信口，Pl口用于键盘扫描，实现各测试功能的转换；P2口为双向控制口。P3口为LED的串行显示控制口◇系统设置5个功能键：占空比、脉宽、周期、频率和复位。
（2）7个LED数码管组成测量数据显示器，另一个独立的数码管用于状态显示。
（3）BCLK为测频标准频率50 MHz信号输入端，由晶体振荡源电路提供。
（4）待测信号经放大整形后输入CPLD/FPGA的TCLK。
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
