在VHDL的设计中，对于一个系统中的多个模块，我们也可以不采用实体互连的方法进行设计，而是通过进程的互连构成一个整体。所谓 SA进程，就是对数字器件的功能和延时进行建模的设计实体。器件与进程的对应关系有如下几种：①单个的器件映射为单个进程；②单个的器件
映射为多个进程；③－系列器件映射为一个进程。数字系统模块模型中模块之间的连线在进程模型网络中用信号进行标记，如图所示。
如图 进程建模示意图
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
