IC前端设计工具

时间:2007-04-29
(1)代码输入:
语言输入: Summit VisualHDL Summit
Renior Mentor
图形输入: composer Candence
Viewlogic Viewdraw
(2)电路仿真:数字电路仿真
Verilog:
VCS Synopsys
Verilog—XL Candence
modle-sim Mentor
Vhdl:
VSS Synopsys
NC—vhdl Candence
modle-sim Mentor
模拟电路仿真
Hsipce Synopsys
Spectre Simulator ,Pspice Cadence
SmartSpice Silvaco
(3)逻辑综合:
DC Expert Synopsys
BuilderGates Cadence
Blaster RTL Magama
Synplify PRO Synplify


  
上一篇:512MB闪存针对无线应用进行优化
下一篇:Mentor工具简介

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料