DPN MOS 绝缘栅氮处理技术

摘要：分析了90nm及其以上技术、栅氧化及其氮处理工艺的局限性，强调了等离子体氮处理技术在90nm及其以下技术中的必要性。介绍了应用材料公司DPN MOS绝缘栅氮处理技术，并出示了部分试验数据。

关键词：氮处理技术；栅氧化；应用材料

中图分类号： TN305 文献标识码： B 文章编号：1003-353X(2004)05-0029-02
1 引言

自1957年发明MOS晶体管以来，由于SiO2易于与平面晶体管工艺集成，MOS绝缘栅普遍采用SiO2。随着集成度的不断提高，绝缘栅厚度也在不断减小，表1所示为特征尺寸与有效绝缘栅厚度的对比。从表1可见，对于90nm及其以下技术，MOS绝缘栅厚度需小于1.5nm。

对于纳米级厚度的栅氧化，工艺难度大，氧化层厚度均匀性难以控制。 所示为高分辨率隧道电子显微镜(HRTEM) 照片。由图可见，仅仅由于原子晶向所产生的厚度偏差就有0.2-0.4nm。从工艺制造角度来看, 有必要对SiO2进行氮化处理以期在理想的物理栅厚度下，尽量减小有效绝缘栅厚度。

减小有效绝缘栅厚度,将影响到栅与沟道间的隧道电流，增加器件的功耗。根据隧道理论,隧道电流将随着绝缘栅厚度的减小而迅速增大,假定绝缘栅厚度减至1.5nm，栅漏电流将增至约1000A/cm2。参考下列公式

式中，Tph为绝缘栅物理厚度；md为隧道质量；Фb为绝缘栅与Si接触间的势垒高度。

规模生产中，目前普遍采用的是栅氧化后进行氮化处理以解决上述问题。

2 常规栅氮处理技术有效绝缘栅厚度

栅氧化后进行氮处理，可提高绝缘栅介电常数，以期在理想的物理栅厚度下，尽量减小有效绝缘栅厚度。

下式表达了有效绝缘栅厚度与栅物理厚度的关系

式中，tx为绝缘栅物理厚度；teq为绝缘栅等效厚度；ex为氮处理后绝缘栅的电介常数；eoxide绝缘栅的介电常数。

氮化处理后的绝缘栅，介电常数增大，势垒强度提高，因而栅漏电流也相应减小。

提高介电常数必须提高氮掺杂浓度，氮浓度高，因而介电常数高。常规绝缘栅后的氮处理，不能满足90nm及其以下技术对氮掺杂浓度的要求。

常规氮处理后，绝缘栅中的氮浓度仅有约E14cm3，而90nm及其以下技术对氮掺杂浓度的要求约E15cm3，相差一个数量级。

常规氮处理技术的另一弱点是绝缘栅中的氮主要集中于硅-SiO2界面，经后续工序热处理后，集中于硅-SiO2界面的氮原子很容易扩散进入沟道中，造成沟道内载流子电迁移率下降。所示为常规氮化处理后绝缘栅中的氮分布。

基于常规氮处理技术在90nm以下技术的不足，应用材料公司通过对其成熟产品DPS腔体进行相应的改进后，开发了DPN（decoupled plasma nitridation）工艺。该工艺成功地应用于90nm及其以下技术, 电参数测试结果表明，采用DPN处理后，可降低10%，同时栅漏电流可降低一个数量级。概括起来DPN氮化处理主要包括等离子氮处理及氮处理后的退火工艺（）。

应用材料公司利用Centura自动机械硅片传输系统，将LPCVD多晶硅、等离子氮处理、及快速热退火腔体进行集成，实现了栅氧化、等离子体氮处理、氮处理后的退火及多晶硅沉积工艺。单片多腔体的系统集成，为90nm及其以下技术的绝缘栅工艺提供了高量产、高可靠性、低成本单片集成系统。

为避免等离子体轰击所造成的硅表面等离子体损伤，DPN腔体摘除了直流 偏压射频源，增加了法拉第屏蔽环，采用电感藕合方式，有效地防止了等离子体中的离子对硅表面的正面轰击，优化了绝缘栅中氮的浓度分布（）。