铜线上使用钴封层的优越性

电迁移 (EM)现象是众所周知的可靠性问题，它是由于电子按电流的方向推移金属原子引起的，推移速度由电流密度决定。电迁移可能终导致铜线减薄，并使电阻率增大，更严重的还可能使铜线断裂。幸运的是，IC上互连线的电流并不总是按照相同的方向移动，这种情况大多发生在电源和接地线中。但随着互连线变得越来越细，国际半导体技术蓝图(ITRS) 要求每个技术节点的线宽大约减少0.7倍，这使问题就会变得更加严重。
　　Novellus Systems公司的“电镀产品线”的产品主管Ted Cacouris说：“由于几何尺寸不断缩小，必然会增加电流密度，使电迁移问题随之扩大，成为主要的效应。人们从什么时候开始对此表示担忧呢？从65nm就开始有迹象，那时为了改进电迁移特性开始考虑修改集成方案。这预示着电迁移已开始对设计规则产生影响。”
　　设备供应商Blue29公司，主要从事抗EM化学镀研究，其销售主管Bill Lee补充说：“因为电流通常按同一方向流动，所以许多电流密度问题通常产生于电源和接地线中。电源和接地线占互连面的1/3或更多。如果电源和接地线已经占了很大的面积，器件必须做得更大以克服定向电迁移问题，就会使某些产品管芯的尺寸增大。”显然，这与半导体工业的发展趋势 — 更小的芯片、更低的成本、更多的功能 — 是相背的。
　　铝线中的EM是个本体现象，通过加入少量的掺杂剂终可以很好地加以控制。经证实，铜就是一种很好的掺杂剂。换句话说，EM在铜线中只是表面现象。EM现象容易发生在铜自由扩散的地方，尤其容易发生在铜和其它材料之间粘接性较差的界面上。现在使用的双嵌入式工艺中，这种现象多发生于铜线与SiC层的界面上，也可能出现在铜/势垒界面上。随着技术节点向前迈进，问题会变得更加严重。Cacouris强调说：“在特征尺寸不断缩小的情况下，相对于铜线的体积来说表面面积增大了。”

　　铜硅化物提了供新的参考
　　EM问题(以及另一种常见的可靠性问题：相关应力空隙问题)的解决要通过多种工艺相结合才能实现：优化淀积、晶圆的预清洗和后清洗、表面处理等，这几种工艺的目的都是使各层之间获得良好的粘接特性，从而使原子不再沿粘接层运动。在双嵌入式工艺中，先在介质中对沟槽和孔进行腐蚀，然后排列势垒材料，如TaN，再淀积一层铜籽晶，然后进行铜电镀、铜 CMP以及介质叠层，如SiC/低k材料/SiC。在这种复杂的工艺中，有很多地方可能出现问题。例如，铜曝露于空气时容易在表面形成一层氧化物，因此想实现好的粘接特性，就要在进入下一道工艺之前做好CMP后清洗和氧化层去除工作。清除周围介质区域中的铜残余物也十分重要，原因是不言而喻的 (因为新型铜封层工艺要求具有高的选择性，铜残余物可能会形成多余的成核点)。
　　在当前先进的单晶圆工艺系统中，工艺步骤按顺序在相同的腔室内完成，因此易于实现好的工艺集成性能。在这种系统中还可以增加一道新工艺(指130nm代产品中的新工艺)，即通过在硅烷上曝光一层洁净的铜形成铜硅化物。Applied Materials的ECP部门总经理Michael Yang说：“EM性能与铜和介质封层的界面有很大关系。无论怎样去除铜氧化层，如采用氨等离子体工艺，然后形成硅化物，都会有所帮助。”“介质封层工艺正在不断地改进，包括近对硅化物形成过程的改进。这可为其它技术提供新的参考方法。”
　　但是肯定还要使用其它技术，尤其是到45nm节点以后。就像Lee在去年发表的文章中所说的那样，在介质淀积之前采用各种表面处理方法改进铜/介质粘接特性，可提供暂时的帮助，但界面必须得到根本性地改变，或者说电流密度应限制在<10６ A/cm２的范围内。

　　钴解决方案
　　一种可使EM性能改善一到两个数量级的替代方法是选择淀积Co封层法()。但这并不是使用Co封层的优势。使用封层可使电流密度急剧增加，可能会使抗腐蚀介质层(现在使用的典型材料为SiC或SiN)材料的选择发生变化，从而使介质叠层的有效k值下降。这实际上是使用Co封层的主要原因，而EM性能的改进只是这一方法的附带收益。但是仍然存在问题：在氧化工艺中，如介质淀积和抗蚀剂剥离中，CoWP封层本身(不使用介质封层)是否适用于势垒仍不十分清楚。

　　为实现上述目标，已开发，或者说正在开发两种化学淀积方法（）。一种是在铜表面淀积一层Pd活化层。然后使化学镀Co溶液与Pd反应，形成典型的CoWP层。以IBM为代表的业界对这种方法具有足够的开发经验，这项工作可追溯到20世纪90年代后期。由于这种方法有许多负面效应：Pd扩散到铜中增大了线的电阻和铜的腐蚀损耗，Cu/BM的界面受到腐蚀，成本的增等，从而放弃了Pd活化层的工艺方法。

　　采用化学方法淀积的CoWP与铜自对准，并形成平滑的共形膜。根据工艺条件，这层可以是无定形的或假外延，从而与下层的铜晶粒结构相符。典型的薄膜为90%的纳米晶体Co，以及2%的W和8%的P。W和P填充Co的晶粒边界，Co占据与铜的大部分交界面，形成金属－金属键，粘接能为40 J/m2，而金属－介质键的粘接能为10-20 J/m2。薄膜中W的含量与薄膜的应力直接相关。是含W的Co化学淀积工艺图。在这一工艺中，通过降低铜表面的P (如次磷酸盐)或B(如DMAB二甲胺基硼烷)的剂量，使溶液中Co的组份下降，通过降低相同剂量的W，完成W组份的共同淀积，形成三元合金CoWP或CoWB。当P和B的剂量同时下降时，形成CoWPB四元合金。

　　第二种制作Co封层的方法是采用自激工艺，因为不使用Pd，这种方法从某种程度上来说比较简单，但要求使用技巧更高的(即更不稳定)的化学淀积方法，因而会变得更加复杂。Semitool公司的ECD技术主管Tom Ritzdorf解释说：“如果工艺步骤较少，复杂性就比较低，需要的腔室也比较少，如果是多腔室系列工艺就能提高产能。由于典型的自激工艺中使用了稳定性相对较低的化学淀积工艺，从设备方面来看增加了复杂性。”
　　采用自激法能够潜在地简化工艺并节约成本，当然它还具有另外的优势。Applied Materials公司的Yang说：“使用Pd活化工艺还存在一些令人担忧的地方，薄膜完成后，要在BEOL工艺中经受后序的热循环过程。”“许多文章都建议把Pd扩散到铜中，以增大线的电阻。如果能够采用自激工艺把Co直接淀积在铜上，就会避免这一问题。”
　　Novellus公司的Cacouris补充说，对Pd活化工艺的选择性工作模式也存在担忧。他说：“使它在选择模式下工作还存在一些困难。” Cacouris还说：“从工艺和化学角度来看，自激化学淀积法的管理是一个更大的挑战，但从根本上来说，它正是我们寻找的适用的选择工艺类型。这种方法的弱点是需要寻找更好的方法改善化学淀积工艺，这种方法通常在高于室温的高温下工作，所以不稳定。正像人们说的，没有的午餐。”Yang说，Applied Materials公司在自激工艺中尝试采用“化学材料就地混合” 方案，采用低浓度金属配方解决这一问题。
　　采用这一方法可使EM电阻得到明显改进。表示采用CoWP可使封层和无封层铜线的EM寿命提高20倍以上。 　

当您和以下任何设备商接洽时，请告知他们您是通过《半导体国际》获取相关知识和信息的。
　　Applied Materials　 www.appliedmaterials.com
　　Blue29 　www.blue29.com
　　IBM　　 　www.ibm.com
　　Novellus　　 　www.novellus.com
　　Semitool　　 　www.semitool.com