目录
1. 什么是版图？
2. 版图设计过程
3. 版图设计的准备工作
4.
集成电路版图设计规则
5. 集成电路版图设计举例
什么是集成电路？(相对分立器件组成的电路而言) 把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。
什么是集成电路设计？ 根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。
1. 什么是版图？
根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，实现IC设计的终输出。
版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。 版图与所采用的制备工艺紧密相关。
2. 版图设计过程
由底向上过程 主要是布局布线过程
布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。
布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。
什么是分层分级设计？
将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使终的设计级别的复杂性足够低，也就是说，能相当容易地由这设计出的单元逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，细节越具体
从层次和域表示分层分级设计思想
域： 行为域：集成电路的功能
结构域：集成电路的逻辑和电路组成
物理域：集成电路掩膜版的几何特性和物理特性的具体实现
层次：系统级、算法级、寄存器传输级(也称RTL级)、 逻辑级与电路级
集成电路设计与制造的主要流程框架
设计信息描述
举例：
CMOS与非门的电路图
版图验证与检查
DRC（Design Rule Cheek）：几何设计规则检查
ERC（Electrical Rule Check）：电学规则检查
LVS（Layout versus Schematic）：网表一致性检查
POST SIMULATION：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等)，产生测试向量
软件支持：成熟的CAD工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证
版图设计过程
大多数基于单元库实现
（1）软件自动转换到版图，可人工调整（规则芯片）
（2）布图规划（floor planning) 工具
布局布线（place & route）工具
布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置，产生布线网格，还可以规划电源、地线以及数据通道分布
（3）全人工版图设计：人工布图规划，提取单元，
人工布局布线（由底向上：
小功能块到大功能块）
3. IC版图的设计规则
IC设计与工艺制备之间的接口
制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。
什么是版图设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。
设计规则的表示方法（p.330）
以?为单位也叫做“规整格式” ：把大多数尺寸（覆盖，出头等等）约定为?的倍数?与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的套准偏差，一般等于栅长度的一半。 优点：版图设计独立于工艺和实际尺寸
以微米为单位也叫做“自由格式” ：每个尺寸之间没有必然的比例关系， 提高每一尺寸的合理度；简化度不高 。 目前一般双极集成电路的研制和生产，通常采用这类设计规则。在这类规则中，每个被规定的尺寸之间，没有必然的比例关系。这种方法的好处是各尺寸可相对独立地选择，可以把每个尺寸定得更合理，所以电路性能好，芯片尺寸小。缺点是对于一个设计级别，就要有一整套数字，而不能按比例放大、缩小。
⑴ 宽度及间距：
关于间距：
diff：两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于所形成的器件的物理参数。如果两个扩散区靠得太近，在工作时可能会连通，产生不希望出现的电流。
poly-Si：取决于工艺上几何图形的分辨率。
Al:铝生长在不平坦的二氧化硅上， 因此，铝的宽度和间距都要大些，以免短路或断铝。
diff-poly：无关多晶硅与扩散区不能相互重叠，否则将产生寄生电容或寄生
晶体管。
⑵ 接触孔：
孔的大小：2??2?
diff、poly的包孔：1?
孔间距：1?
⑶ 晶体管规则：
多晶硅与扩散区间距：?。
栅出头：2?，否则会出现S、D短路的现象。
扩散区出头：2?，以保证S或D有一定的面积。
⑷ P阱规则：
版图设计图例
2. 微米设计规则，又称自由格式规则
——80年代中期，为适应VLSI MOS电路制造工艺，发展了以微米为单位的表示的版图规则。针对一些细节进行具体设计，灵活性大，对电路性能的提高带来很大方便。适用于有经验的设计师以及力求挖掘工艺潜能的场合。目前一般的MOS IC研制和生产中，基本上采用这类规则。其中每个被规定的尺寸之间没有必然的比例关系。显然，在这种方法所规定的规则中，对于一个设计级别，就要有一整套数字，因而显得烦琐。但由于各尺寸可相对独立地选择，所以可把尺寸定得合理。
双极型IC版图设计的一般规则
中速TTL电路版图设计规则(μm)
面积晶体管
351页，18.2.2节 5. 双极型IC中元件的图形设计
按标准pn结隔离工艺制作的纵向npn管的纵向结构和杂质分布如图A所示。图中作为集电区的外延层掺杂浓度由晶体管的VCB0和VCE0所决定，外延层电阻率是决定晶体管集电结势垒电容Cc、硼扩电阻分布电容和隔离衬底结寄生电容Ccs的重要因素，对电路速度影响较大的Ccs部分地由衬底电阻率决定。埋层的薄层电阻和埋层扩散深度直接影响到集电极串联电阻rcs。由发射区扩散和基区扩散决定了电流放大系数和特征频率。
集成npn管的设计 1) IC对晶体管的要求
（2）频率特性
(3) 工作电流IEmax或ICmax
p.353
p.354
2) 肖特基势垒
二极管（SBD）和肖特基箝位晶体管（SCT）
357页 18.2.4 节 6. 设计举例： TTL五管单元与非门电路图
隔离扩散版
基区扩散版
发射区扩散版
接触孔版
金属化版
8.4.3 源漏电容 p. 149
2、单元配置恰当
（1）芯片面积降低10%，管芯成品率/圆片 可提高15?20%。
（2）多用并联形式，如或非门，少用串联形式，如与非门。
（3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。
5、双层金属布线时的优化方案
（1）全局
电源线、地线和时钟线用第二层金属线。
（2）电源支线和信号线用层金属线（两层金属之间用通孔连接）。
（3）尽可能使两层金属互相垂直，减小交叠部分得面积。
1. 阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底
2. 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层
3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅
4. 有源区注入——P+、N+区（select)。做源漏及阱或衬底连接区的注入
5. 接触孔——多晶硅，注入区和金属线1接触端子。
6. 金属线1——做金属连线，封闭图形处保留铝
7. 通孔——两层金属连线之间连接的端子
8. 金属线2——做金属连线，封闭图形处保留铝
CMOS反相器版图流程(1)
CMOS反相器版图流程(2)
CMOS反相器版图流程(2)
CMOS反相器版图流程(3)
CMOS反相器版图流程(4)
CMOS反相器版图流程(4)
CMOS反相器版图流程(5)
CMOS反相器版图流程(6)
CMOS反相器版图流程(7)
CMOS反相器版图流程(8)
1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。
2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区形成。
3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。
4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。
5. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+注入区比所交有源区要大些。
6. 两层半布线
金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。
7. 三层半布线
金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。
