Latch-Up(锁定)是C
MOS存在一种寄生电路的效应，它会导致VDD和VSS短路，使得
晶片损毁，或者至少系统因
电源关闭而停摆。这种效应是早期CMOS技术不能被接受的重要原因之一。在制造更新和充分了解电路设计技巧之后，这种效应已经可以被控制了。 CMOS电路之所以会产生Latch-Up效应，我们可以用图2.29来表示。在图中我们以剖面图来看一个CMOS
反相器如何发生此效应，而且它是用P型阱制造生产。在这个图中，我们同时也描绘了寄生电路，它包含了两个BJT(一个纵向npn和一个横向pnp)和两个
电阻(RS是因N型衬底产生，Rw是因P阱产生)。BJT的特性和MOS是完全两样的。
CMOS电路中的寄生PNPN效应
