MOSFET的结构及基本工作原理

时间:2007-04-29

MOSFET是Metal-Oxide-Silicon Field Effect Transistor的英文缩写,平面型器件结构,按照导电沟道的不同可以分为NMOS和PMOS器件。MOS器件基于表面感应的原理,是利用垂直的栅压VGS实现对水平IDS的控制。它是多子(多数载流子)器件。用跨导描述其放大能力。

典型的铝栅MOS器件的平面和剖面结构如图所示。

NMOS和PMOS在结构上完全相像,所不同的是衬底和源漏的掺杂类型。简单地说,NMOS是在P型硅的衬底上,通过选择掺杂形成N型的掺杂区,作为NMOS的源漏区;PMOS是在N型硅的衬底上,通过选择掺杂形成P型的掺杂区,作为PMOS的源漏区。如图所示,两块源漏掺杂区之间的距离称为沟道长度L,而垂直于沟道长度的有效源漏区尺寸称为沟道宽度W。对于这种简单的结构,器件源漏是完全对称的,只有在应用中根据源漏电流的流向才能确认具体的源和漏。

器件的栅电极是具有一定电阻率的多晶硅材料,这也是硅栅MOS器件的命名根据。在多晶硅栅与衬底之间是一层很薄的优质二氧化硅,它是绝缘介质,用于绝缘两个导电层:多晶硅栅和硅衬底,从结构上看,多晶硅栅-二氧化硅介质-掺杂硅衬底
(Poly-Si--SiO2--Si)
形成了一个典型的平板电容器,通过对栅电极施加一定极性的电荷,就必然地在硅衬底上感应等量的异种电荷。这样的平板电容器的电荷作用方式正是MOS器件工作的基础。
工作特点
栅极控制器件
源、漏扩散区为反偏pn结,外加电压,器件不导通,处于隔离状态
外加栅极电压,直到电压达到一个阈值(称为阈值电压VT),器件导通。

关键:栅极调控
MOSFET的特点
只有一种载流子(电子或空穴)
靠栅极电场进行电导调制。调制源漏之间的电阻
电场由栅极加电压的作用产生

没有少子储存效应
可以制成高速器件
目前应用多

以SiO2为栅介质时,叫MOS器件,这是常使用的器件形式。历史上也出现过以Al2O3为栅介质的MAS器件和以 Si3N4为栅介质的MNS 器件,以及以SiO2+Si3N4为栅介质的MNOS器件,统称为金属-绝缘栅-半导体器件--MIS 器件。
以Al为栅电极时,称铝栅器件。以重掺杂多晶硅(Poly-Si) 为栅电极时, 称硅栅器件。它是当前MOS器件的主流器件。 硅栅工艺是利用重掺杂的多晶硅来代替铝做为MOS管的栅电极,使MOS电路特性得到很大改善,它使VTP下降1.1V,也容易获得合适的VTN值并能提高开关速度和集成度。

硅栅工艺具有自对准作用,这是由于硅具有耐高温的性质。栅电极,更确切的说是在栅电极下面的介质层,是限定源、漏扩散区边界的扩散掩膜,使栅区与源、漏交迭的密勒电容大大减小,也使其它寄生电容减小,使器件的频率特性得到提高。另外,在源、漏扩散之前进行栅氧化,也意味着可得到浅结。
self aligned poly-silicon process 自对准多晶硅工艺

铝栅工艺为了保证栅金属与漏极铝引线之间有一定的间隔,要求漏扩散区面积要大些。而在硅栅工艺中覆盖源漏极的铝引线可重迭到栅区,这是因为有一绝缘层将栅区与源漏电极引线隔开,从而可使结面积减少30%~40%。
硅栅工艺还可提高集成度,这不仅是因为扩散自对准作用可使单元面积大为缩小,而且因为硅栅工艺可以使用“二层半布线”即一层铝布线,一层重掺杂多晶硅布线,一层重掺杂的扩散层布线。由于在制作扩散层时,多晶硅要起掩膜作用,所以扩散层不能与多晶硅层交叉,故称为两层半布线.铝栅工艺只有两层布线:一层铝布线,一层扩散层布线。硅栅工艺由于有两层半布线,既可使芯片面积比铝栅缩小50%又可增加布线灵活性。

当然,硅栅工艺较之铝栅工艺复杂得多,需增加多晶硅淀积、等离子刻蚀工序,而且由于表面层次多,台阶比较高,表面断铝,增加了光刻的困难,所以又发展了以Si3N4作掩膜的局部氧化LOCOS--Local oxidation on silicon
(又称为 MOSIC 的局部氧化隔离工艺Local Oxidation Isolation for MOSIC) ,或称等平面硅栅工艺。

扩散条连线由于其电容较大,漏电流也较大,所以尽量少用,一般是将相应管子的源或漏区加以延伸而成。扩散条也用于短连线,注意扩散条不能跨越多晶硅层,有时把这层连线称为“半层布线”。因硼扩散薄层电阻为30~120Ω/□,比磷扩散的R□大得多,所以硼扩散连线引入的分布电阻更为可观,扩散连线的寄生电阻将影响输出电平是否合乎规范值,同时也因加大了充放电的串联电阻而使工作速度下降。因此,在CMOS电路中,当使用硼扩散条做连线用时要考虑到这一点。

当在NMOS的栅上施加相对于源的正电压VGS时,栅上的正电荷在P型衬底上感应出等量的负电荷,随着VGS的增加,衬底中接近硅-二氧化硅界面的表面处的负电荷也越多。其变化过程如下:当VGS比较小时,栅上的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷,这是因为衬底是P型的半导体材料,其中的多数载流子是正电荷空穴,栅上的正电荷首先是驱赶表面的空穴,使表面正电荷耗尽,形成带固定负电荷的耗尽层。

这时,虽然有VDS的存在,但因为没有可运动的电子,所以,并没有明显的源漏电流出现。增加VGS,耗尽层向衬底下部延伸,并有少量的电子被吸引到表面,形成可运动的电子电荷,随着VGS的增加,表面积累的可运动电子数量越来越多。这时的衬底负电荷由两部分组成:表面的电子电荷与耗尽层中的固定负电荷。如果不考虑二氧化硅层中的电荷影响,这两部分负电荷的数量之和等于栅上的正电荷的数量。当电子积累达到一定水平时,表面处的半导体中的多数载流子变成了电子,即相对于原来的P型半导体,具有了N型半导体的导电性质,这种情况称为表面反型。


根据晶体管理论,当NMOS晶体管表面达到强反型时所对应的VGS值,称为NMOS晶体管的阈值电压VTN (Threshold voltage for N-channel transistor)。这时,器件的结构发生了变化,自左向右,从原先的 n+-p-n+结构,变成了n+-n-n+结构,表面反型的区域被称为沟道区。在VDS的作用下,N型源区的电子经过沟道区到达漏区,形成由漏流向源的漏源电流。显然,VGS的数值越大,表面处的电子密度越大,相对的沟道电阻越小,在同样的VDS的作用下,漏源电流越大。

当VGS大于VTN,且一定时,随着VDS的增加,NMOS的沟道区的形状将逐渐的发生变化。在VDS较小时,沟道区基本上是一个平行于表面的矩形,当VDS增大后,相对于源端的电压VGS和VDS在漏端的差值VGD逐渐减小,并且因此导致漏端的沟道区变薄,当达到VDS=VGS-VTN时,在漏端形成了VGD=VGS-VDS=VTN的临界状态,这一点被称为沟道夹断点,器件的沟道区变成了楔形,薄的点位于漏端,而源端仍维持原先的沟道厚度。器件处于VDS=VGS-VTN的工作点被称为临界饱和点。

在逐渐接近临界状态时,随着VDS的增加,电流的变化偏离线性,NMOS晶体管的电流-电压特性发生弯曲。在临界饱和点之前的工作区域称为非饱和区,显然,线性区是非饱和区中VDS很小时的一段。继续在一定的VGS条件下增加VDS (VDS>VGS-VTN),在漏端的导电沟道消失,只留下耗尽层,沟道夹断点向源端趋近。由于耗尽层电阻远大于沟道电阻,所以这种向源端的趋近实际上位移值∆L很小,漏源电压中大于VGS-VTN的部分落在很小的一段由耗尽层构成的区域上,有效沟道区内的电阻基本上维持临界时的数值。因此,再增加源漏电压VDS,电流几乎不增加,而是趋于饱和。

这时的工作区称为饱和区,左图显示了器件处于这种状态时的沟道情况,右图是完整的NMOS晶体管电流—电压特性曲线。图中的虚线是非饱和区和饱和区的分界线,VGS<VTN的区域为截止区。

事实上,由于∆L的存在,实际的沟道长度L将变短,对于L比较大的器件,∆L/L比较小,对器件的性能影响不大,但是,对于短沟道器件,这个比值将变大,对器件的特性产生影响。器件的电流-电压特性在饱和区将不再是水平直线的性状,而是向上倾斜,也就是说,工作在饱和区的NMOS器件的电流将随着VDS的增加而增加。这种在VDS作用下沟道长度的变化引起饱和区输出电流变化的效应,被称为沟道长度调制效应。衡量沟道长度调制的大小可以用厄莱(Early)电压VA表示,它反映了饱和区输出电流曲线上翘的程度。受到沟道长度调制效应影响的NMOS伏-安特性曲线如图所示。


双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似,但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS ,双极性晶体管的输出特性曲线的参变量是基极电流IB。
衡量沟道长度调制的大小可以用厄莱(Early)电压VA表示,它反映了饱和区输出电流曲线上翘的程度。

PMOS的工作原理与NMOS相类似。因为PMOS是N型硅衬底,其中的多数载流子是电子,少数载流子是空穴,源漏区的掺杂类型是P型,所以,PMOS的工作条件是在栅上相对于源极施加负电压,亦即在PMOS的栅上施加的是负电荷电子,而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层,不考虑二氧化硅中存在的电荷的影响,衬底中感应的正电荷数量就等于PMOS栅上的负电荷的数量。当达到强反型时,在相对于源端为负的漏源电压的作用下,源端的正电荷空穴经过导通的P型沟道到达漏端,形成从源到漏的源漏电流。同样地,VGS越负(越大),沟道的导通电阻越小,电流的数值越大。


与NMOS一样,导通的PMOS的工作区域也分为非饱和区,临界饱和点和饱和区。当然,不论NMOS还是PMOS,当未形成反型沟道时,都处于
截止区,其电压条件是
VGS<VTN (NMOS),
VGS>VTP (PMOS),
值得注意的是,
PMOS的VGS和VTP都是负值。
PMOS的电流-电压特性曲线
如图所示。

以上的讨论,都有一个前提条件,即当VGS=0时没有导电沟道,只有当施加在栅上的电压大于器件的阈值电压的时,器件才开始导通,在漏源电压的作用下,才能形成漏源电流。以这种方式工作的MOS器件被称为
增强型(enhancement mode)
又称常关闭型(normally-off) MOS晶体管。
所以,上面介绍的是增强型NMOS晶体管和增强型PMOS晶体管。

除了增强型MOS器件外,还有一类MOS器件,它们在栅上的电压值为零时(VGS=0),在衬底上表面就已经形成了导电沟道,在VDS的作用下就能形成漏源电流。这类MOS器件被称为
耗尽型(depletion mode)
又称常开启型(normally-on) MOS晶体管。
耗尽型NMOS管的剖面结构如图所示。


耗尽型MOS晶体管分为耗尽型NMOS晶体管和耗尽型PMOS晶体管。对于耗尽型器件,由于VGS=0时就存在导电沟道,因此,要关闭沟道将施加相对于同种沟道增强型MOS管的反极性电压。对耗尽型NMOS晶体管,由于在VGS=0时器件的表面已经积累了较多的电子,因此,必须在栅极上施加负电压,才能将表面的电子“赶走”。同样地,对耗尽型PMOS晶体管,由于在VGS=0时器件的表面已经存在积累的正电荷空穴,因此,必须在栅极上施加正电压,才能使表面导电沟道消失。

使耗尽型器件的表面沟
道消失所必须施加的电
压,称为夹断电压 VP (pinch-off),
显然,NMOS的夹断电压
VPN<0,PMOS的夹断电压
VPP>0。耗尽型NMOS管的
电流-电压特性曲线如右图
所示。
耗尽型NMOS晶体管夹断电压VP的符号为负。增强型NMOS晶体管阈值电压VT的符号为正。

耗尽型器件的初始导电沟道的形成主要来自两个方面:①栅与衬底之间的二氧化硅介质中含有的固定电荷的感应;②通过工艺的方法在器件衬底的表面形成一层反型材料。显然,前者较后者具有不确定性,二氧化硅中的固定正电荷是在二氧化硅形成工艺中或后期加工中引入的,通常是不希望存在的。后者则是为了获得耗尽型MOS晶体管而专门进行的工艺加工,通常采用离子注入的方式在器件的表面形成与衬底掺杂类型相反(与源漏掺杂类型相同)的区域,例如,为获得耗尽型NMOS管,在P型衬底表面通过离子注入方式注入Ⅴ价元素磷或砷,形成N型的掺杂区作为沟道。由于离子注入可以的控制掺杂浓度,因此器件的夹断电压值具有可控性。

综上所述,MOS晶体管具有四种基本类型:增强型NMOS晶体管,耗尽型NMOS晶体管,增强型PMOS晶体管,耗尽型PMOS晶体管。在实际的逻辑电路应用中,一般不使用耗尽型PMOS晶体管。这四种MOS晶体管的表示符号如图所示。



  来源:零八我的爱
上一篇:MOS晶的阈值电压VT
下一篇:版图设计举例: TTL五管单元与非门电路图

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料