T1和E1发送波形的可编程段
通过DS26528和DS26524的内部寄存器,可以对发送脉冲的两个主要属性进行控制:幅度和定时。T1和E1发送脉冲分为几段,每段都可以单独控制,以提供所要求的信号波形。图1显示了T1脉冲的分段,以及控制每一段的寄存器。图2为E1脉冲的类似信息。
T1和E发送波形的幅度控制
控制DS26528和DS26524发送脉冲幅度的方式有以下两种:
调整DAC增益
利用L1TXLAE寄存器的DAC[3:0]位可同时对T1或E1电平进行正向和负向调整。
局部波形电平调整
通过Level Adjustment寄存器中的WLA[3:0]位,可对波形的特定段进行微调。电平调整的步长与设置的DAC增益成比例。如果DAC增益提高10%,则步长也相应增加10%。
T1和E1发送波形计定时控制
DS26528和DS26524发送脉冲的定时由Level Adjustment寄存器的CEA[2:0]位控制,可以正向或负向调整各个边沿,增量为TCLK的1/32。
一般性建议
调整DAC增益是控制发送脉冲幅度的简单方法,因为只修改一个寄存器便可以控制整个波形。在进行波形调整时首先调整DAC增益,然后再调整各个独立的Level Adjustment寄存器(如果需要的话),以获得满足要求的波形,这样可以使总的调整步骤少。
DAC的输出将受VDD的影响,VDD较低时,也许很难达到DAC增益设置。改变VDD也会影响线驱动器输出级的电压。
负值不用带符号的整数表示,MSB是标志位,LSB代表幅度,与符号无关。例如,-3在WLA[3:0]寄存器中表示为1011b (第3位为1代表负数,接下来三位011是数值大小:3),而不是1101b (4位带符号整数)。
过冲(1) -- 寄存器L1TXLAA WLA[4:0]
时钟沿(1CE) -- 寄存器L1TXLAA CEA[2:0]
(1CE) = 从过冲至平台的时钟沿跳变
平台(2) -- 寄存器L1TXLAB WLA[4:0]
时钟沿(2CE) -- 寄存器L1TXLAB CEA[2:0]
(2CE) = 从平台至下降沿时钟沿跳变
下冲(3) -- 寄存器L1TXLAC WLA[4:0]
时钟沿(3CE) -- 寄存器L1TXLAC CEA[2:0]]
(3CE) = 下降沿至下冲(3)结束的时钟沿
下冲(4) -- 寄存器L1TXLAD WLA[4:0]
时钟沿(4CE) -- 寄存器L1TXLAD CEA[2:0]
(4CE) = 下冲结束(3)至下冲恢复(4)的时钟沿
下冲(5) -- 寄存器L1TXLAC WLA[4:0]
过冲(1) -- 寄存器L1TXLAA WLA[4:0]
时钟沿(1CE) -- 寄存器L1TXLAA CEA[2:0]
(1CE) = 过冲至平台的时钟沿
平台(2) -- 寄存器L1TXLAB WLA[4:0]
时钟沿(2CE) -- 寄存器L1TXLAB CEA[2:0]
(2CE) = 平台至下降沿的时钟沿跳变
注意:
EI模式中未用到寄存器L1TXAC、L1TXAD和L1TXAE。
DS26528和DS26524的LIU测试寄存器
表1提供了LIU 1的寄存器地址和说明,这些寄存器被复制为LIU 2至8;
表2提供所有LIU测试寄存器的地址。DS26524不包含LIU 5至8
LIU测试寄存器文件说明
下文给出了LIU 1的寄存器地址和说明。这些寄存器被复制为LIU 2 至8。所有LIU测试寄存器的地址参见表2。
第7位至第3位: 发送波形输出电平1调整(WLA[4:0]),幅度从默认值±360mV开始调整。
第7位 = 符号位('1' 表示负)
第6位至第3位 = 数值(无符号)
例如: LSB步长为24mV
第2位至第0位: 时钟沿调整(CEA[2:0]),时钟沿从默认值移动±32x-clk。
<2> = 符号位('1' 表示负)
<1:0> = 时钟沿移动32x-clk (无符号)
第7位至第3位: 发送波形输出电平2调整(WLA[4:0]),幅度从默认值±360mV开始调整。
第7位 = 符号位('1' 表示负)
第6位至第3位 = 数值(无符号)
例如:LSB步长为24mV
第2位至第0位: 时钟沿调整(CEA[2:0]),时钟沿从默认值移动±32x-clk。
<2> = 符号位 ('1' 表示负)
<1:0> = 时钟沿移动32x-clk (无符号)
第7位至第3位: 发送波形输出电平3调整(WLA[4:0])。在±360mV范围内调整默认幅度。
第7位 = 符号位('1' 表示负)
第6位至第3位 = 数值(无符号)
例如: LSB步长为24mV
第2至0: 时钟沿调整(CEA[2:0])。时钟沿从默认值移动±32x-clk。
<2> = 符号位('1' 表示负)
<1:0> = 时钟沿移动32x-clk (无符号)
第7位至3: 发送波形输出电平4调整(WLA[4:0]),幅度从默认值±360mV开始调整。
第7位 = 符号位('1' 表示负)
第6位至第3位 = 数值(无符号)
例如: LSB步长为24mV
第2至0: 时钟沿调整(CEA[2:0])。时钟沿从默认值移动±32x-clk。
<2> = 符号位('1' 表示负)
<1:0> = 时钟沿移动32x-clk (无符号)
第7位至4: 发送波形输出电平4调整(WLA[4:0]),幅度从默认值±360mV开始调整。
第7位 = 符号位('1' 表示负)
第6位至第4位 = 数值(无符号)
例如: LSB步长为24mV
第3位至第0位: DAC增益调整(DAC[3:0]),修改DAC增益的设置如下。
T1和E1发送波形数据
以下数据由DS26528DK得出,能够代表DS26528和DS26524的预期结果。提供这些数据是为了作为一个参考,帮助设计者了解如何利用Level Adjustment寄存器控制T1和E1发送脉冲的幅度和定时,以及能够控制的范围。这些数据在室温以及3.3V VDD条件下获得。
|
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。