Tensilica发布新一代处理器内核Xtensa VI

　　泰思立达(Tensilica)公司日前发布了其Xtensa处理器家族的新成员——用于系统级芯片(SoC)设计的可配置且可扩展的处理器内核Xtensa VI。

　　该处理器使用Tensilica的XPRES编译器，设计者将用标准ANSI C/C++编写的需要优化的原始算法输入到XPRES编译器，结合Tensilica自动化的处理器生成技术，自动生成一个寄存器传输级(RTL)硬件描述和相关联的软件工具链。

　　XPRES编译器将自动决定哪些函数应该被硬件加速，并生成一个全面的针对那些函数的软硬件的解决方案。XPRES编译器自动生成所需的RTL代码，这些代码经过架构事先验证为正确的。生成的硬件模块可以在一个小时以内以一个事先验证的，专为特定应用优化了的Xtensa VI处理器内核的方式电子交付。

　　由Xtensa VI处理器内核架构生成RTL的正确性消除了由手工生成的不可编程模块所带来的验证难题。XPRES编译器使设计者能够快速的对不同的配置进行评估，在尺寸、速度和功耗间做出取舍。它同时保留了C代码的可移植性，生成的Xtensa VI处理器可用于一系列相似应用的软件代码。另外，XPRES编译器也可以用于Tensilica公司Xtensa LX处理器。

　　新的处理器与Xtensa V相比，功耗降低了25至30%，可以满足手持设备对低功耗的要求。Xtensa VI在没有需求的条件下关闭掉处理器的小部分的电源，而Xtensa V则关闭大部分芯片的电源。

　　在这个Xtensa处理器家族的成员中，Tensilica公司在Xtensa MMU配置选项中采用了安全机制。这一机制与AMD和Intel提供给PC的相类似，除了AMD公司将其称为Enhanced Virus Protection(EVP)，Intel公司将其称为eXecute Disable(XD)，业内一般称之为NX即No eXecute。NX能够为部分存储器提供保护，以使得处理器指令无法在这些区域执行。Xtensa VI的架构使用了Xtensa MMU的全部虚拟存储器能力。在此架构中，Xtensa VI设计中新的安全特性将存储器的一些区域设成边界外，从而帮助抵制执行函数中的蠕虫病毒和其它类型的恶意代码。