COT工具套件使SOI设计变得容易

　　绝缘体硅(SOI)具有比Bulk CMOS更胜一筹的性能和功耗优势，但成本和设计等方面的问题使其在很大程度上被排斥于ASIC市场之外。不过，IP供应商Soisic公司预言这种状况将很快发生改变。 

　　Soisic公司近发布了业界首款针对飞思卡尔90nm工艺的客户自有工具(COT)SOI设计套件。该套件配有SOI特有的多Vt值标准单元库、存储编译器以及标准I/O，ASIC设计师现在可以通过使用现有设计工具和方法，直接融入SOI的设计潮流中，Soisic公司表示。 

　　Soisic公司在对SOI与CMOS进行比较后认为，SOI的优势非常明显：其芯片性能可以提升35%，而功耗可以降低50%。但是SOI的晶圆成本却比CMOS要高20%，并且一个设计套件无法创建可以选择代工厂和第三方IP模块的基础架构。 

　　“这是业界推出的首款COT SOI设计套件。”Soisic执行官Eduard Weichselbaumer表示，“以前，设计师不得不使用专有工具和内部方法，他们必须采用IBM或飞思卡尔公司的基础架构，但这是非常困难的。” 

　　Semico调研公司的制造总监Dave Cavanaugh指出，目前SOI器件的成本大约是CMOS器件的三倍，而造成高成本的主要原因是设计问题。“如果Soisic获得成功，那么设计成本就会大幅度降低。”他说，“在45nm及以下工艺节点，SOI技术本身的物理特性将变得极具竞争力。” 

　　SOI的物理特性使其赢得了数家微处理器供应商的青睐，其中包括利用SOI开发单Cell处理器的IBM。目前有许多供应商提供SOI制造服务，包括IBM、索尼、东芝、特许半导体、瑞萨、飞思卡尔、意法半导体、飞利浦和台积电。 

　　但是SOI要求重新表征单元库，这很大程度上源于为浮体(floating-body)效应建模的难度。采用SOI技术后，被电气隔离的晶体管体区会影响晶体管的阈值电压。SOI可以提供巨大的性能增益，但也使时序分析变得极为复杂。 

　　Soisic公司是由来自法国格勒诺布尔市LETI研究中心的SOI们共同组建的新创企业。该公司表示，借助其新型的设计套件，设计师们可以远离上述烦恼。“我们推出的IP集对那些不太熟悉SOI的设计师而言是完全透明的。”Weichselbaumer表示。 

　　iSuppli公司分析师Jordan Selburn认为，一些ASIC应用肯定会从SOI技术中获益。但是他强调，SOI晶圆的成本一般情况下要比CMOS晶圆高出15%到20%，因此只要CMOS技术能够满足性能和功耗要求，设计师们仍会使用CMOS。 

　　另外，他指出，Soisic的COT设计套件不能提供通常工程师设计ASIC时所需要的某些IP，比如处理器内核。“我认为他们应该追求高性能设计。”Selburn表示，“但是我不知道对于从头开始创建此类芯片的设计师而言，这一市场究竟有多大？” 

　　绝缘与隔离 

　　SOI使硅片上的晶体管与其下部的块状材料绝缘，从而减小了衬底与晶体管源极、沟道和漏极之间的寄生电容。同时它会使位于晶体管活动部分和绝缘层之间的晶体管体区内电荷无法移动，从而引起浮体效应。 

　　浮体带来的好处是能够影响阈值电压，充分提升性能。“在开关瞬间，浮体降低晶体管阈值，”Weichselbaumer说道，“而在稳定状态，它又使阈值恢复正常。因此在开关瞬间会有一个高速驱动。” 

　　而浮体的负面影响与建模有关。浮体会产生一种“历史效应”，即栅极的传输时延取决于栅极上在此之前发生的事件。借助静态时序分析很难对此效应建模，因此设计师一般都转而采用晶体管级的Spice或快速Spice仿真器。 

　　“会有许多不同的效应，设计师需要将这些效应表征到库中。”Weichselbaumer表示，“设计师需要复杂的Spice模型以及对工艺技术更深刻的理解。这正是我们的亮点所在。”他透露，Soisic公司的设计套件采用了一些称为“秘密调料”的技术以使历史效应产生的影响，同时能够生成时序文件，因此可以使静态时序分析器正确地完成建模。 

　　事情至此已经几近完美。但Weichselbaumer承认，目前的静态时序分析器仍需要某些保护带，因此性能会有5%到7%的下降。因为这个原因，Soisic正在与一些主要的EDA供应商合作，以提高对历史效应的建模能力。 

　　其它考虑因素 

　　但任何由于建模引起的性能下降必须置于更大的范围内进行讨论。Soisic公司坚持认为，由于晶体管性能的改善，SOI性能一般要比Bulk CMOS高25%。但更为重要的是，由于电容、漏电流、供电电压和单元尺寸的降低，功耗的改善高达50%。 

　　Weichselbaumer表示，SOI的硅片面积可能会减少10%。还有其它一些潜在性的有益边缘效应，如防辐射强度和五倍的软错误抑制。随着多个90nm SOI的出带和65nm项目的开展，SOI芯片正在不断满足各种期望，Soisic表示。 

　　Soisic目前正在推行EZ-SOI HP-FSC90nm库，使用对象是那些拥有自己的IC布局布线工具的COT用户。该库利用Soisic公司2002年9月发布的库表征工具SOI-Xpert创建。但Weichselbaumer却表示：“没想到库表征工具根本没有市场。” 

　　声称获得广泛硅验证的EZ-SOI HP-FSC90nm库符合飞思卡尔的SOI 90nm设计规范要求。其中在三个电压阈值中出现的标准单元据称可以与综合工具完美结合，可以产生密集的布局和布线模块。另外，库中还包含了在线I/O函数以及具有可配置尺寸、引脚配置和长宽比的SRAM编译器。 

　　“他们主要做的就是创造IP，因此那些想用SOI做设计的人现在就可以展开行动。”Semico公司ASIC和系统级芯片方面的市场分析师Rich Wawrzyniak认为，“越来越多的应用可以获得更好的性能或更低的功耗。随着应用的增加，SOI将变得更有吸引力。”