Cadence设计系统公司（CDNS）近日宣布推出Virtuoso Passive Component Designer，这是一种面向
电感、
变压器和传输线设计、分析与建模的完整流程。这种新技术让模拟与RF设计师能够轻易掌握无源元件的设计，迅速开发出复杂的无线SoC和RFIC。Virtuoso Passive Component Designer从感应系数、Q值和频率等设计规范开始，帮助设计师为他们的特定应用和工艺技术自动生成适宜的
感应器件，实现更高的性能和更小的面积。内置的3D全波解算器用于检验生成的器件，不再需要专门的电感特征化，并减少了设计周转时间。
Virtuoso Passive Component Designer是为90和65纳米工艺节点而优化的，支持设计规则和CMP约束，如Dummy金属填料和打孔。除了支持多种形状的电感和变压器尺寸，设计团队还可以自己定制工艺尺寸或使用参数化单元或Pcell直观形象地或手动地进行调整。
“电感和变压器是我们高频
集成电路中的至关重要的元件。他们对于芯片面积和性能有着极大的影响，”Renesas Technology公司设计技术部总经理Hisaharu Miwa说。“我们的目标是在初期设计阶段就考虑到电感和变压器的影响，从而提高设计效率。我们使用Virtuoso Passive Component Designer是因为它能够解决这些问题。因为它是集成到Virtuoso定制设计平台中的，并且有着的内置电磁解算器，Virtuoso Passive Component Designer提供了易用的方法进行建模和生成PDK组件”
Virtuoso Passive Component Designer非常容易使用，不需要电磁技术。输出的是完整的工艺设计工具包组件，有符号、原理图、版图和仿真模型。内置的建模功能将S参数文件转化为物理集总元件模型，随时可用Virtuoso Spectre Circuit Simulator XL进行RF分析。这种新的Cadence技术还有快速而的耦合分析能力，能够让设计师优化电感应和变压器在版图中布局，实现更小的芯片面积和更高的成品率。
“自从采用了Cadence RF设计方法学锦囊，并开始使用Virtuoso Passive Component Designer无源元件设计器对我们的感应器和变压器进行进行合成和建模，我们的VCO设计的频率度立刻从提高了0.9－1.9%，”Epoch Microelectronics公司联合创始人兼副总裁Aleksander Dec博士说。“将Virtuoso Passive Component Designer中详尽的电感模型与QRC提取的RLCK提取视图结合，能够实现的全芯片签收。使得时间和成本大为节省。”
Virtuoso Passive Component Designer被紧密集成到 Cadence Virtuoso 定制设计平台中。该新技术是Virtuoso多模式仿真（Virtuoso Multi-Mode Simulation）技术的一个组成部分，也是按照相同的灵活的许可证方式。
“
手机和便携设备的进化为模拟和RFIC设计师带来了巨大的挑战，”Virtuoso定制IC研发部副总裁Srinivas Raman说。“越来越多复杂的模拟和RF电路需要被装填到同样又小又轻的手持设备中，同时又要让他们的成本和耗电量控制到1990年代的单波段设备相同的级别。使用Virtuoso多模仿真（ Multi-Mode Simulation），模拟和RF设计团队可以迅速设计出的无源元件，满足设计规范，比那种预先设计的通用型（one-size-fits-all）器件能够实现更低的耗电量和更小的面积。”
