Actel推出全新版本Libero集成设计环境 （IDE）

　　Actel 公司宣布推出全新版本Libero™ 集成设计环境 (IDE)，具备崭新的重要功能包括功率驱动布局，使设计人员得以进一步优化设计，并可减少典型设计的动态功耗达30%。通过在Libero的SmartPower五金|工具中内置先进的功耗分析功能，这个强化的分析环境将可首次让用户在设计的所有功能模式下深入了解其功率应用。此外，便携产品设计人员更可透过其创新的电池寿命评估功能，以其FPGA设计的功耗曲线为基础，计算出电池寿命 — 这是首次在现场可编门阵列 (FPGA) 设计工具中实现的功能。

　　Actel软件工程副总裁Jim Davis称：“尽管整个电子行业在提供高功效芯片和系统方面取得了进展，Actel 的解决方案无疑为低功耗应用奠下了标准。通过在Libero IDE v8.1中加入先进的布局优化和功率分析功能，设计人员能够更有效地实现功耗的解决方案。”

　　新版本Libero IDE支持Actel所有的低功耗产品系列，包括超低功耗IGLOO FPGA和混合信号Actel Fusion可编程系统级芯片 (PSC)。

　　功率驱动布局功能降低动态功耗达30%

　　全新Libero IDE的一个新选项是积极发挥SmartPower中用于功率驱动布局的设计分析数据，使设计人员能够通过减少网络的容性负裁，快速实现动态功耗的节省。IGLOO器件的功耗能平均降低13%，而一些设计更能降低功耗达30%。

　　电池寿命评估功能为电池供电的便携产品设计人员提供协助

　　在Libero IDE v8.1中，SmartPower功能为设计人员提供了创建功率曲线的能力，有助于估算所需的电源|稳压器和电池要求。功率曲线由用户定义，是FPGA在定制或功能模式组合下的时间百分比，比如活动、待机或Flash*Freeze模式。举例说，为了提供便携或手持设计的电池寿命评估，用户可输入所需的电池电流容量及FPGA的功率曲线，SmartPower便会显示出预计的电池寿命，以及基于目标FPGA的真正功率曲线的实际准确的功耗。

　　增强的SmartPower分析功能实现便携设计的高功效

　　Libero IDE v8.1还增强了SmartPower的功能，能够分析整个FPGA及器件或设计特定部分的功耗，如时域、开关周期，以及假性转换 (spurious transition)，而这些因素会个别增加器件的总体功耗。例如，一个周期的功率分析选项可让设计人员查看每个时钟周期的峰值功耗，以及整个仿真过程的平均功耗。

　　SmartPower工具的开关分析选项能够确定引起功耗增加的“危险”，或假性转换状况，让用户找出这些问题并加以修正，从而降低功耗。在典型的设计中，危险状况占据了约20% 的功耗。在某些电路中，如组合加法器逻辑，假性转换引起的功耗有可能高达总体功耗的70%。

　　供货

　　Actel Libero IDE 8.1现有运行于Windows和Unix平台的Platinum (白金) 版本，至于功能受限的 Gold (黄金) 版本则供用户在Windows平台上使用。所有版本均提供一年期可更新的使用权证。要了解有关产品的价格详情，请与Actel联系。