Lattice推出可简化时钟网络设计的零延时发生器

时间:2007-11-23

  Lattice半导体公司为高性能通讯和计算产品推出第二代零延时时钟发生器,它可产生20个时钟输出,每个输出的转换率都可以独立编程,提供标准输入输出和频率选择。ispClock5600A的锁相环(PLL)及分隔器系统可从参考输入综合多种时钟频率。

  该发生器基于非易失系统内E2CMOS,与该公司代ispClock5600器件兼容,但增加了很多新功能,各种参数性能也有了显著改进。压控振荡器(VCO)工作频率已经提升到800MHz。它支持33.33-、100-、133.33-和50MHz时钟频率。输入时钟频率范围已经扩展到5MHz至400MHz,可支持8.192MHz。该器件还具有通用输出缓存,可为DDRII和QDRII存储器(高达400MHz)提供时钟。

  ispClock5620A采用100引脚TQFP封装,有商用和工业用温度两种等级。批量达10,000片,ispClock5620A售价6.80美元(仅供参考)。

 



  
上一篇:TI推出SMBUS电池充电控制器BQ24721
下一篇:Agilent发布新款高性价比数字万用表有助控制测试成本..

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料