PCIE和SATA PHY则采用Xilinx Virtex5 FPGA里面的GTP来配置。PCIE侧的PHY支持PIPE标准,多通道可以配置绑定,SATA侧的PHY则支持OOB,能自动检测cominit、comwake序列。由于GTP的灵活性,可以配置16bit PHY宽度,因此系统工作时钟可以很容易运行在125MHz左右。PCIE及SATA的参考时钟分别为100MHz,150MHz。该IP可用作为HBA,虚拟验证平台等。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。